#### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-221936 (P2002-221936A)

(43)公開日 平成14年8月9日(2002.8.9)


(51) Int.Cl. <sup>7</sup>		識別記号		ΡI				ī	-7]-ド(参考)
G09G	3/30			G 0 9	<b>9</b> G	3/30		J	3 K 0 0 7
								K	5 C 0 8 0
G09F	9/30	3 3 8		G 0 9	ЭF	9/30		3 3 8	5 C 0 9 4
		365						365Z	5 F 0 4 8
G 0 9 G	3/20	6 2 4		G 0 9	9 G	3/20		6 2 4 B	5 F 1 1 0
			家营請求	未請求	請求	項の数18	OL	(全 34 頁)	最終頁に続く
(21)出願番号		特顧2001-316145(P200	1-316145)	(71)出願人 000153878 株式会社半導体エネルギー研究所					
(22)出願日		平成13年10月15日(2001.	10. 15)	(70)	re un d			市長谷398番却	B
(0.1) <del>   </del>		44 EE 0000 000F 40 / 7000	0 000540\	(12)	発明者	• • • •		市長谷398番月	色 株式会社半
(31)優先権主張番号		特顧2000-323543 (P200	•						医 体风云红十
(32)優先日		平成12年10月24日(2000.	10.24)			4914	イルナ	一研究所内	
(33)優先權主		日本 (JP)							
(31)優先権主	E張番号	特願2000-358274(P200							
(32)優先日		平成12年11月24日(2000.	. 11. 24)						
(33)優先權主	E張国	日本(JP)		Ì					
									最終頁に続く

#### (54) [発明の名称] 発光装置及びその駆動方法

### (57)【要約】

【課題】 温度変化に左右されずに一定の輝度を得ることができる表示装置の駆動方法を提供する。

【解決手段】 本発明者は、EL素子の輝度を電圧によって制御するのではなく、電流によって制御することで、温度によるEL素子の輝度の変化を防ぐことができると考えた。具体的には、EL素子に流れる電流の大きさを制御するTFTを飽和領域で動作させる。すると、該TFTの電流値IDSは、VDSによってほとんど変化せず、VCSのみによって定まる。電流値IDSが一定になるようにVCSの値を定めておけば、EL素子に流れる電流の大きさは一定になる。EL素子に流れる電流にほぼ正比例するので、温度によるEL素子の輝度の変化を防ぐことができる。



#### 【特許請求の範囲】

【請求項1】第1のTFTと、第2のTFTと、第3の TFTと、第4のTFTと、EL素子と、ソース信号線 と、電源供給線とが設けられた画素を複数有する発光装 置であって、

前記第3のTFTと前記第4のTFTは、ゲート電極が 接続されており、

前記第3のTFTのソース領域とドレイン領域は、一方 は前記ソース信号線に、もう一方は前記第1のTFTの ドレイン領域に接続されており、

前記第4のTFTのソース領域とドレイン領域は、一方 は前記第1のTFTのドレイン領域に、もう一方は前記 第1のTFTのゲート電極に接続されており、

前記第1のTFTのソース領域は前記電源供給線に、ド レイン領域は前記第2のTFTのソース領域に接続され

前記第2のTFTのドレイン領域は、前記EL素子が有 する2つの電極のうちのいずれか一方に接続されている ことを特徴とする発光装置。

【請求項2】第1のTFTと、第2のTFTと、第3の TFTと、第4のTFTと、EL素子と、ソース信号線 と、第1のゲート信号線と、第2のゲート信号線と、電 源供給線とが設けられた画素を複数有する発光装置であ

前記第3のTFTと前記第4のTFTは、共にゲート電 極が前記第1のゲート信号線に接続されており、

前記第3のTFTのソース領域とドレイン領域は、一方 は前記ソース信号線に、もう一方は前記第1のTFTの ドレイン領域に接続されており、

前記第4のTFTのソース領域とドレイン領域は、一方 30 れ、 は前記第1のTFTのドレイン領域に、もう一方は前記 第1のTFTのゲート電極に接続されており、

前記第1のTFTのソース領域は前記電源供給線に、ド レイン領域は前記第2のTFTのソース領域に接続され ており、

前記第2のTFTのドレイン領域は、前記EL素子が有 する2つの電極のうちのいずれか一方に接続されてお り、

前記第2のTFTのゲート電極は前記第2のゲート信号 線に接続されていることを特徴とする発光装置。

【請求項3】請求項1または請求項2において、前記第 3のTFTと前記第4のTFTの極性が同じであること を特徴とする発光装置。

【請求項4】TFTと、EL素子とが設けられた画素を 複数有する発光装置の駆動方法であって、

前記TFTは飽和領域で動作しており、

第1の期間において、ビデオ信号によって前記TFTの チャネル形成領域に流れる電流の大きさが制御され、 前記電流によって前記TFTのV<sub>GS</sub>が制御され、

り、かつ前記TFTを介して前記EL素子に所定の電流 が流れることを特徴とする発光装置の駆動方法。

【請求項5】TFTと、EL素子とが設けられた画素を 複数有する発光装置の駆動方法であって、

前記TFTは飽和領域で動作しており、

第1の期間において、ビデオ信号によって前記TFTの チャネル形成領域に流れる電流の大きさが制御され、

前記電流によって前記TFTのVGSが制御され、

第2の期間において、前記VCSによって前記TFTのチ 10 ャネル形成領域に流れる電流が、前記EL素子に流れる ことを特徴とする発光装置の駆動方法。

【請求項6】第1のTFTと、第2のTFTと、EL素 子とが設けられた画素を複数有する発光装置の駆動方法

前記第1のTFTは飽和領域で動作しており、

第1の期間において、ビデオ信号によって前記第1のT FTのチャネル形成領域に流れる電流の大きさが制御さ

前記電流によって前記第1のTFTのV<sub>GS</sub>が制御され、 第2の期間において、前記第1のTFTのV<sub>CS</sub>は保持さ れており、かつ前記第1のTFT及び前記第2のTFT を介して前記EL素子に所定の電流が流れることを特徴 とする発光装置の駆動方法。

【請求項7】第1のTFTと、第2のTFTと、EL素 子とが設けられた画素を複数有する発光装置の駆動方法 であって、

前記第1のTFTは飽和領域で動作しており、

第1の期間において、ビデオ信号によって前記第1のT FTのチャネル形成領域に流れる電流の大きさが制御さ

前記電流によって前記第1のTFTのV<sub>CS</sub>が制御され、 第2の期間において、前記VGSによって前記第1のTF Tのチャネル形成領域に流れる電流が、前記第2のTF Tを介して前記 E L 素子に流れることを特徴とする発光 装置の駆動方法。

【請求項8】TFTと、EL素子とが設けられた画素を 複数有する発光装置の駆動方法であって、

前記TFTは飽和領域で動作しており、

第1の期間において、ビデオ信号によって前記TFTの チャネル形成領域に流れる電流の大きさが制御され、

前記電流によって前記TFTのVGSが制御され、

第2の期間において、前記TFTのVcSは保持されてお り、かつ前記TFTを介して前記EL素子に所定の電流 が流れ、

第3の期間において、前記EL素子に電流が流れないこ とを特徴とする発光装置の駆動方法。

【請求項9】TFTと、EL素子とが設けられた画素を 複数有する発光装置の駆動方法であって、

前記TFTは飽和領域で動作しており、

第2の期間において、前記TFTの $\mathsf{V}_{\mathsf{CS}}$ は保持されてお  $\mathsf{50}$  第1の期間において、ビデオ信号によって前記TFTの

チャネル形成領域に流れる電流の大きさが制御され、 前記電流によって前記TFTのVGSが制御され、 第2の期間において、前記V<sub>CS</sub>によって前記TFTのチ ャネル形成領域に流れる電流が、前記EL素子に流れ、 第3の期間において、前記EL素子に電流が流れないこ とを特徴とする発光装置の駆動方法。

【請求項10】第1のTFTと、第2のTFTと、EL 素子とが設けられた画素を複数有する発光装置の駆動方 法であって、

前記第1のTFTは飽和領域で動作しており、

第1の期間において、ビデオ信号によって前記第1のT FTのチャネル形成領域に流れる電流の大きさが制御さ

前記電流によって前記第1のTFTのV<sub>CS</sub>が制御され、 第2の期間において、前記第1のTFTのV<sub>CS</sub>は保持さ れており、かつ前記第1のTFT及び前記第2のTFT を介して前記 E L素子に所定の電流が流れ、

第3の期間において、前記第2のTFTがオフになるこ とを特徴とする発光装置の駆動方法。

【請求項11】第1のTFTと、第2のTFTと、EL 素子とが設けられた画素を複数有する発光装置の駆動方 法であって、

前記第1のTFTは飽和領域で動作しており、

第1の期間において、ビデオ信号によって前記第1のT FTのチャネル形成領域に流れる電流の大きさが制御さ れ、

前記電流によって前記第1のTFTのV<sub>CS</sub>が制御され、 第2の期間において、前記VGSによって前記第1のTF Tのチャネル形成領域に流れる電流が、前記第2のTF Tを介して前記 E L 素子に流れ、

第3の期間において、前記第2のTFTがオフになるこ とを特徴とする発光装置の駆動方法。

【請求項12】第1のTFTと、第2のTFTと、第3 のTFTと、第4のTFTと、EL素子とが設けられた 画素を複数有する発光装置の駆動方法であって、

第1の期間において、前記第3のTFTと前記第4のT FTとによって、前記第1のTFTのゲート電極とドレ イン領域とが接続され、かつ、ビデオ信号によって前記 第1のTFTのチャネル形成領域に流れる電流の大きさ

前記電流によって前記第1のTFTのV<sub>CS</sub>が制御され、 第2の期間において、前記第1のTFTのV<sub>GS</sub>は保持さ れ、かつ前記第1のTFT及び第2のTFTを介して前 記EL素子に所定の電流が流れることを特徴とする発光 装置の駆動方法。

【請求項13】第1のTFTと、第2のTFTと、第3 のTFTと、第4のTFTと、EL素子とが設けられた 画素を複数有する発光装置の駆動方法であって、

第1の期間において、前記第3のTFTと前記第4のT

イン領域とが接続され、かつ、ビデオ信号によって前記 第1のTFTのチャネル形成領域に流れる電流の大きさ が制御され、

前記電流によって前記第1のTFTのV<sub>CS</sub>が制御され、 第2の期間において、前記V<sub>GS</sub>によって前記第1のTF Tのチャネル形成領域に流れる電流が、前記第2のTF Tを介して前記 E L素子に流れることを特徴とする発光 装置の駆動方法。

【請求項14】第1のTFTと、第2のTFTと、第3 10 のTFTと、第4のTFTと、EL素子とが設けられた 画素を複数有する発光装置の駆動方法であって、

前記第1のTFTのソース領域には一定の電位が与えら れており、

第1の期間において、前記第3のTFTと前記第4のT FTを介して、前記第1のTFTのゲート電極とドレイ ン領域にビデオ信号が入力され、

第2の期間において、前記ビデオ信号の電位によって、 前記第1のTFT及び前記第2のTFTを介して前記E L素子に所定の電流が流れることを特徴とする発光装置 20 の駆動方法。

【請求項15】第1のTFTと、第2のTFTと、第3 のTFTと、第4のTFTと、EL素子とが設けられた 画素を複数有する発光装置の駆動方法であって、

第1の期間において、前記第3のTFTと前記第4のT FTとによって、前記第1のTFTのゲート電極とドレ イン領域とが接続され、かつ、ビデオ信号によって前記 第1のTFTのチャネル形成領域に流れる電流の大きさ が制御され、

前記電流によって前記第1のTFTのV<sub>CS</sub>が制御され、 第2の期間において、前記第1のTFTのVGSは保持さ れ、かつ前記第1のTFT及び第2のTFTを介して前 記EL素子に所定の電流が流れ、

第3の期間において、前記第2のTFTがオフになるこ とを特徴とする発光装置の駆動方法。

【請求項16】第1のTFTと、第2のTFTと、第3 のTFTと、第4のTFTと、EL素子とが設けられた 画素を複数有する発光装置の駆動方法であって、

第1の期間において、前記第3のTFTと前記第4のT FTとによって、前記第1のTFTのゲート電極とドレ 40 イン領域とが接続され、かつ、ビデオ信号によって前記 第1のTFTのチャネル形成領域に流れる電流の大きさ が制御され、

前記電流によって前記第1のTFTのV<sub>CS</sub>が制御され、 第2の期間において、前記VCSによって前記第1のTF Tのチャネル形成領域に流れる電流が、前記第2のTF Tを介して前記 EL素子に流れ、

第3の期間において、前記第2のTFTがオフになるこ とを特徴とする発光装置の駆動方法。

【請求項17】第1のTFTと、第2のTFTと、第3 FTとによって、前記第1のTFTのゲート電極とドレ 50 のTFTと、第4のTFTと、EL素子とが設けられた

画素を複数有する発光装置の駆動方法であって、 前記第1のTFTのソース領域には一定の電位が与えら

第1の期間において、前記第3のTFTと前記第4のT FTを介して、前記第1のTFTのゲート電極とドレイ ン領域にビデオ信号が入力され、

第2の期間において、前記ビデオ信号の電位によって、 前記第1のTFT及び前記第2のTFTを介して前記E L素子に所定の電流が流れ、

とを特徴とする発光装置の駆動方法。

【請求項18】請求項12乃至請求項17のいずれか1 項において、前記第3のTFTと前記第4のTFTの極 性が同じであることを特徴とする発光装置の駆動方法。 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、基板上に形成され たEL素子を、該基板とカバー材の間に封入したELパ ネルと、その駆動方法に関する。また、該ELパネルに ICを実装したELモジュールと、その駆動方法に関す 20 る。なお本明細書において、ELパネル及びELモジュ ールを発光装置と総称する。本発明はさらに、該駆動方 法によって表示を行う発光装置を用いた電子機器に関す る。

#### [0002]

【従来の技術】 E L素子は、自ら発光するため視認性が 高く、液晶ディスプレイ(LCD)で必要なバックライ トが要らず薄型化に最適であると共に、視野角にも制限 が無い。そのため、近年、EL素子を用いた発光装置は CRTやLCDに代わる表示装置として注目されてい る。

【0003】EL素子は、電場を加えることで発生する ルミネッセンス (Electro Luminescence) が得られる有 機化合物を含む層(以下、EL層と記す)と、陽極と、 陰極とを有する。有機化合物におけるルミネッセンスに は、一重項励起状態から基底状態に戻る際の発光(蛍 光)と三重項励起状態から基底状態に戻る際の発光(リ ン光)とがあるが、本発明の発光装置では、どちらの発 光を用いていても良い。

【0004】なお、本明細書では、陽極と陰極の間に設 けられた全ての層をEL層と定義する。EL層には具体 的に、発光層、正孔注入層、電子注入層、正孔輸送層、 電子輸送層等が含まれる。基本的にEL素子は、陽極/ 発光層/陰極が順に積層された構造を有しており、この 構造に加えて、陽極/正孔注入層/発光層/陰極や、陽 極/正孔注入層/発光層/電子輸送層/陰極等の順に積 **層した構造を有していることもある。** 

【0005】また本明細書において、EL素子が発光す ることを、EL素子が駆動すると呼ぶ。また、本明細書 中では、陽極、EL層及び陰極で形成される発光素子を 50 E L素子と呼ぶ。

【0006】ところで、EL素子を有する発光装置の駆 動方法には、主にアナログ駆動とデジタル駆動とがあ る。特にデジタル駆動は、放送電波のデジタル化に対応 して、画像情報を有するデジタルのビデオ信号(デジタ ルビデオ信号)を、アナログに変換せずにそのまま用い て画像を表示することが可能なため、有望視されてい

【0007】デジタルビデオ信号が有する2値の電圧に 第3の期間において、前記第2のTFTがオフになるこ 10 より階調表示を行う方法として、面積分割駆動法と、時 間分割駆動法とが挙げられる。

> 【0008】面積分割駆動法とは、1画素を複数の副画 素に分割し、各副画素を独立にデジタルビデオ信号に基 づいて駆動することによって、階調表示を行う駆動法で ある。この面積分割駆動法は、1 画素が複数の副画素に 分割されていなければならず、さらに各副画素を独立し て駆動するために、各副画素にそれぞれ対応する画素質 極を設ける必要がある。そのために画素の構造が複雑に なるという不都合が生じる。

【0009】一方、時間分割駆動法とは、画素の点灯す る長さを制御することで階調表示を行う駆動法である。 具体的には、1フレーム期間を複数のサブフレーム期間 に分割する。そして、各サブフレーム期間において、デ ジタルビデオ信号により各画素が点灯するかしないかが 選択される。1フレーム期間中に出現する全てのサブフ レーム期間の内、画素が点灯したサブフレーム期間の長 さを積算することで、該画素の階調が求められる。

【0010】一般的に、有機EL材料は液晶などに比べ て応答速度が速いため、E L素子は時間分割駆動に適し 30 ている。

#### [0011]

【発明が解決しようとする課題】以下に、時間分割駆動 で駆動する一般的な発光装置の画素の構成について、図 25を用いて説明する。

【0012】図25に、一般的な発光装置の画素900 4の回路図を示す。画素9004は、ソース信号線90 05の1つと、電源供給線9006の1つと、ゲート信 号線9007の1つとを有している。また画素9004 はスイッチング用TFT9008とEL駆動用TFT9 009とを有している。スイッチング用TFT9008 のゲート電極は、ゲート信号線9007に接続されてい る。スイッチング用TFT9008のソース領域とドレ イン領域は、一方がソース信号線9005に、もう一方 がEL駆動用TFT9009のゲート電極及び各画素が 有するコンデンサ9010にそれぞれ接続されている。 【0013】コンデンサ9010はスイッチング用TF T9008が非選択状態(オフ状態)にある時、EL駆 動用TFT9009のゲート電圧(ゲート電極とソース

領域間の電位差)を保持するために設けられている。 【0014】また、EL駆動用TFT9009のソース 領域は電源供給線9006に接続され、ドレイン領域は EL素子9011に接続される。電源供給線9006は コンデンサ9010に接続されている。

【0015】EL素子9011は陽極と陰極と、陽極と 陰極との間に設けられたEL層とからなる。陽極がEL 駆動用TFT9009のドレイン領域と接続している場 合、陽極が画素電極、陰極が対向電極となる。逆に陰極 がEL駆動用TFT9009のドレイン領域と接続して いる場合、陰極が画素電極、陽極が対向電極となる。

が与えられている。また電源供給線9006には電源電 位が与えられている。電源電位と対向電位は、表示装置 の外付けのICに設けられた電源によって与えられる。

【0017】次に、図25に示した画素の動作について 説明する。

【0018】ゲート信号線9007に入力された選択信 号によって、スイッチング用TFT9008がオンの状 態になり、ソース信号線9005に入力された画像情報 を有するデジタル信号(以下、デジタルビデオ信号と呼 ぶ)が、スイッチング用TFT9008を介してEL駅 20 【0028】 動用TFT9009のゲート電極に入力される。

【0019】EL駆動用TFT9009のゲート電極に 入力されたデジタルビデオ信号が有する、1または0の 情報によって、EL駆動用TFT9009のスイッチン グが制御される。

【0020】EL駆動用TFT9009がオフになる場 合、電源供給線9006の電位がEL素子9011の有 する画素電極に与えられないので、EL素子9011は 発光しない。またEL駆動用TFT9009がオンにな る場合、電源供給線9006の電位がEL素子9011 の有する画素電極に与えられ、EL素子9011が発光

【0021】各画素において上記動作が行われることで 画像が表示される。

【0022】しかし上記動作により表示を行う発光装置 では、外気温やELパネル自身が発する熱等によりEL 素子が有する E L 層の温度が変化すると、その温度変化 に伴いEL素子の輝度も変化する。図26に、EL層の 温度を変化させたときの、EL素子の電圧電流特性の変 化を示す。EL層の温度が低くなるとEL素子に流れる 電流が小さくなる。逆に、EL層の温度が高くなるとE L素子に流れる電流は大きくなる。

【OO23】EL素子に流れる電流が小さければ小さい ほど、EL素子の輝度は低くなる。またEL素子に流れ る電流が大きければ大きいほど、EL素子の輝度は高く なる。よって、EL素子に印加する電圧が一定でも、温 度によってEL層に流れる電流の大きさが変わるため、 EL素子の輝度も変化してしまう。

【0024】また、EL材料によって、温度変化におけ る輝度の変化の割合が異なる。よって、カラー表示にお 50 ス領域に接続されており、前記第2のTFTのドレイン

いて、各色毎に異なるEL材料を有するEL素子を設け た場合、温度によって各色のEL素子の輝度がバラバラ に変化することで、所望の色が得られないということが 起こりうる。

【0025】上述した問題に鑑み、温度変化に左右され ずに一定の輝度を得ることができる発光装置及びその駆 動方法の考案が所望されていた。

#### [0026]

【課題を解決するための手段】本発明者は、EL素子の 【0016】 E L素子9011の対向電極には対向電位 10 輝度を電圧によって制御するのではなく、電流によって 制御することで、温度によるEL素子の輝度の変化を防 ぐことを考えた。

> 【0027】EL素子に一定の電流を流すために、EL 素子に流れる電流の大きさを制御するTFTを飽和領域 で動作させ、かつ該TFTのドレイン電流を一定にし た。なおTFTを飽和領域で動作させるには、以下の式 1を満たせば良い。ただしVcsはゲート電極とソース領 域間の電位差であり、 $V_{TH}$ は閾値、 $V_{DS}$ はドレイン領域 とソース領域の電位差である。

【式1】 | V<sub>GS</sub>-V<sub>TH</sub> | < | V<sub>DS</sub> |

【0029】I<sub>DS</sub>をTFTのドレイン電流(チャネル形 成領域に流れる電流値)、μをTFTの移動度、Cηを 単位面積あたりのゲート容量、W/Lをチャネル形成領 域のチャネル幅Wとチャネル長Lの比、 $V_{TH}$ を閾値、 $\mu$ を移動度とすると、飽和領域において以下の式2が成り 立つ。

#### [0030]

【式2】  $I_{DS} = \mu C_0 W / L \times (V_{GS} - V_{TH})^2 / 2$ 【0031】式2からわかるように、飽和領域において ドレイン電流 I DSは V DSによってほとんど変化せず、 V CSのみによって定まる。よって、電流値 I DSが一定にな るようにVCSの値を定めておけば、EL素子に流れる電 流の大きさは一定になる。EL素子の輝度はEL素子に 流れる電流にほぼ正比例するので、温度によるEL素子 の輝度の変化を防ぐことができる。

【0032】以下に、本発明の構成を示す。

【0033】本発明によって、第1のTFTと、第2の TFTと、第3のTFTと、第4のTFTと、EL素子 と、ソース信号線と、電源供給線とが設けられた画素を 複数有する発光装置であって、前記第3のTFTと前記 第4のTFTは、ゲート電極が接続されており、前記第 3のTFTのソース領域とドレイン領域は、一方は前記 ソース信号線に、もう一方は前記第1のTFTのドレイ ン領域に接続されており、前記第4のTFTのソース領 域とドレイン領域は、一方は前記第1のTFTのドレイ ン領域に、もう一方は前記第1のTFTのゲート電極に 接続されており、前記第1のTFTのソース領域は前記 電源供給線に、ドレイン領域は前記第2のTFTのソー

10

9

領域は、前記 E L 素子が有する 2 つの電極のうちのいずれか一方に接続されていることを特徴とする発光装置が 提供される。

【0034】本発明によって、第1のTFTと、第2の TFTと、第3のTFTと、第4のTFTと、EL素子 と、ソース信号線と、第1のゲート信号線と、第2のゲ ート信号線と、電源供給線とが設けられた画素を複数有 する発光装置であって、前記第3のTFTと前記第4の TFTは、共にゲート電極が前記第1のゲート信号線に 接続されており、前記第3のTFTのソース領域とドレ イン領域は、一方は前記ソース信号線に、もう一方は前 記第1のTFTのドレイン領域に接続されており、前記 第4のTFTのソース領域とドレイン領域は、一方は前 記第1のTFTのドレイン領域に、もう一方は前記第1 のTFTのゲート電極に接続されており、前記第1のT FTのソース領域は前記電源供給線に、ドレイン領域は 前記第2のTFTのソース領域に接続されており、前記 第2のTFTのドレイン領域は、前記EL素子が有する 2つの電極のうちのいずれか一方に接続されており、前 記第2のTFTのゲート電極は前記第2のゲート信号線 に接続されていることを特徴とする発光装置が提供され る。

【0035】本発明によって、TFTと、EL素子とが設けられた画素を複数有する発光装置の駆動方法であって、前記TFTは飽和領域で動作しており、第1の期間において、ビデオ信号によって前記TFTのチャネル形成領域に流れる電流の大きさが制御され、前記電流によって前記TFTの $V_{CS}$ が制御され、第2の期間において、前記TFTの $V_{CS}$ は保持されており、かつ前記TFTを介して前記EL素子に所定の電流が流れることを特徴とする発光装置の駆動方法が提供される。

【0036】本発明によって、TFTと、EL素子とが設けられた画素を複数有する発光装置の駆動方法であって、前記TFTは飽和領域で動作しており、第1の期間において、ビデオ信号によって前記TFTのチャネル形成領域に流れる電流の大きさが制御され、前記電流によって前記TFTの $V_{CS}$ が制御され、第2の期間において、前記 $V_{CS}$ によって前記TFTのチャネル形成領域に流れる電流が、前記EL素子に流れることを特徴とする発光装置の駆動方法が提供される。

【0037】本発明によって、第1のTFTと、第2のTFTと、第2のTFTと、EL素子とが設けられた画素を複数有する発光装置の駆動方法であって、前記第1のTFTは飽和領域で動作しており、第1の期間において、ビデオ信号によって前記第1のTFTのチャネル形成領域に流れる電流の大きさが制御され、前記電流によって前記第1のTFTのVGSが制御され、第2の期間において、前記第1のTFTのVGSが制御されており、かつ前記第1のTFT及び前記第2のTFTを介して前記EL素子に所定の電流が流れることを特徴とする発光装置の駆動方法が提

供される。

【0038】本発明によって、第1のTFTと、第2の TFTと、EL素子とが設けられた画素を複数有する発 光装置の駆動方法であって、前記第1のTFTは飽和領 域で動作しており、第1の期間において、ビデオ信号に よって前記第1のTFTのチャネル形成領域に流れる電 流の大きさが制御され、前記電流によって前記第1のT FTのV<sub>CS</sub>が制御され、第2の期間において、前記V<sub>CS</sub> によって前記第1のTFTのチャネル形成領域に流れる 電流が、前記第2のTFTを介して前記EL素子に流れ ることを特徴とする発光装置の駆動方法が提供される。 【0039】本発明によって、TFTと、EL素子とが 設けられた画素を複数有する発光装置の駆動方法であっ て、前記TFTは飽和領域で動作しており、第1の期間 において、ビデオ信号によって前記TFTのチャネル形 成領域に流れる電流の大きさが制御され、前記電流によ って前記TFTのVcsが制御され、第2の期間におい て、前記TFTのV<sub>GS</sub>は保持されており、かつ前記TF Tを介して前記 E L 素子に所定の電流が流れ、第3の期 間において、前記EL素子に電流が流れないことを特徴 とする発光装置の駆動方法が提供される。

【0040】本発明によって、TFTと、EL素子とが設けられた画素を複数有する発光装置の駆動方法であって、前記TFTは飽和領域で動作しており、第1の期間において、ビデオ信号によって前記TFTのチャネル形成領域に流れる電流の大きさが制御され、前記電流によって前記TFTの $V_{CS}$ が制御され、第2の期間において、前記 $V_{CS}$ によって前記TFTのチャネル形成領域に流れる電流が、前記EL素子に流れ、第3の期間において、前記EL素子に電流が流れないことを特徴とする発光装置の駆動方法が提供される。

【0041】本発明によって、第1のTFTと、第2のTFTと、EL素子とが設けられた画素を複数有する発光装置の駆動方法であって、前記第1のTFTは飽和領域で動作しており、第1の期間において、ビデオ信号によって前記第1のTFTのVGSが制御され、前記電流によって前記第1のTFTのVGSが制御され、第2の期間において、前記第1のTFTのVGSは保持されており、かつ前記第1のTFT及び前記第2のTFTを介して前記EL素子に所定の電流が流れ、第3の期間において、前記第2のTFTがオフになることを特徴とする発光装置の駆動方法が提供される。

【0042】本発明によって、第1のT F T と、第2の T F T と、E L 素子とが設けられた画素を複数有する発光装置の駆動方法であって、前記第1のT F T は飽和領域で動作しており、第1の期間において、ビデオ信号によって前記第1のT F T の 1 を 1 の 1 で

11

によって前記第1のTFTのチャネル形成領域に流れる 電流が、前記第2のTFTを介して前記EL素子に流 れ、第3の期間において、前記第2のTFTがオフにな ることを特徴とする発光装置の駆動方法が提供される。 【0043】本発明によって、第1のTFTと、第2の TFTと、第3のTFTと、第4のTFTと、EL素子 とが設けられた画素を複数有する発光装置の駆動方法で あって、第1の期間において、前記第3のTFTと前記 第4のTFTとによって、前記第1のTFTのゲート電 極とドレイン領域とが接続され、かつ、ビデオ信号によ って前記第1のTFTのチャネル形成領域に流れる電流 の大きさが制御され、前記電流によって前記第1のTF TのV<sub>CS</sub>が制御され、第2の期間において、前記第1の TFTのV<sub>CS</sub>は保持され、かつ前記第1のTFTを介し て前記 E L素子に所定の電流が流れることを特徴とする 発光装置の駆動方法が提供される。

【0044】本発明によって、第1のTFTと、第2のTFTと、第3のTFTと、第4のTFTと、EL素子とが設けられた画素を複数有する発光装置の駆動方法であって、第1の期間において、前記第3のTFTと前記第4のTFTとによって、前記第1のTFTのゲート電極とドレイン領域とが接続され、かつ、ビデオ信号によって前記第1のTFTのチャネル形成領域に流れる電流の大きさが制御され、前記電流によって前記第1のTFTのVGSが制御され、第2の期間において、前記VGSによって前記第1のTFTのチャネル形成領域に流れる電流が、前記第2のTFTを介して前記EL素子に流れることを特徴とする発光装置の駆動方法が提供される。

【0045】本発明によって、第1のTFTと、第2のTFTと、第3のTFTと、第4のTFTと、EL素子とが設けられた画素を複数有する発光装置の駆動方法であって、前記第1のTFTのソース領域には一定の電位が与えられており、第1の期間において、前記第3のTFTと前記第4のTFTを介して、前記第1のTFTのゲート電極とドレイン領域にビデオ信号が入力され、第2の期間において、前記ビデオ信号の電位によって、前記第1のTFT及び前記第2のTFTを介して前記EL素子に所定の電流が流れることを特徴とする発光装置の駆動方法が提供される。

【0046】本発明によって、第1のTFTと、第2の 40 TFTと、第3のTFTと、第4のTFTと、EL素子とが設けられた画素を複数有する発光装置の駆動方法であって、第1の期間において、前記第3のTFTと前記第4のTFTとによって、前記第1のTFTのゲート電極とドレイン領域とが接続され、かつ、ビデオ信号によって前記第1のTFTのチャネル形成領域に流れる電流の大きさが制御され、前記電流によって前記第1のTFTのVGSが制御され、第2の期間において、前記第1のTFTのVGSは保持され、かつ前記第1のTFTを介して前記EL素子に所定の電流が流れ、第3の期間におい 50

て、前記第2のTFTがオフになることを特徴とする発 光装置の駆動方法が提供される。

【0047】本発明によって、第1のTFTと、第2のTFTと、第3のTFTと、第4のTFTと、EL素子とが設けられた画素を複数有する発光装置の駆動方法であって、第1の期間において、前記第3のTFTと前記第4のTFTとによって、前記第1のTFTのゲート電極とドレイン領域とが接続され、かつ、ビデオ信号によって前記第1のTFTのチャネル形成領域に流れる電流の大きさが制御され、前記電流によって前記第1のTFTのVGSが制御され、第2の期間において、前記VGSによって前記第1のTFTのチャネル形成領域に流れる電流が、前記第2のTFTのチャネル形成領域に流れる電流が、前記第2のTFTを介して前記EL素子に流れ、第3の期間において、前記第2のTFTがオフになることを特徴とする発光装置の駆動方法が提供される。

【0048】本発明によって、第1のTFTと、第2のTFTと、第3のTFTと、第4のTFTと、EL素子とが設けられた画素を複数有する発光装置の駆動方法であって、前記第1のTFTのソース領域には一定の電位20が与えられており、第1の期間において、前記第3のTFTと前記第4のTFTを介して、前記第1のTFTのゲート電極とドレイン領域にビデオ信号の電位によって、前記第1のTFT及び前記第2のTFTを介して前記EL素子に所定の電流が流れ、第3の期間において、前記第2のTFTがオフになることを特徴とする発光装置の駆動方法が提供される。

【0049】本発明は、前記第3のTFTと前記第4の TFTの極性が同じであることを特徴としていても良い

#### [0050]

【発明の実施の形態】 (実施の形態1)図1に本発明の 画素の構成を示す。

【0051】図1に示す画素101は、ソース信号線Si( $S1\sim S$ xのうちの1つ)、書き込み用ゲート信号線Gaj(Ga $1\sim G$ ayのうちの1つ)、表示用ゲート信号線Gbj(Gb $1\sim G$ byのうちの1つ)及び電源供給線Vi( $V1\sim V$ xのうちの1つ)を有している。

0 【0052】なおソース信号線と電源供給線の数は必ずしも同じであるとは限らない。また、書き込み用ゲート信号線と、表示用ゲート信号線の数は必ずしも同じであるとは限らない。またこれらの配線を必ず全て有していなくとも良く、これらの配線の他に、別の異なる配線が設けられていても良い。

【0053】また画素101は、第1スイッチング用TFT102、第2スイッチング用TFT103、電流制御用TFT104、EL駆動用TFT105、EL素子106及びコンデンサ107を有している。

0 【0054】第1スイッチング用TFT102と第2ス

イッチング用TFT103のゲート電極は、共に書き込み用ゲート信号線Cajに接続されている。

【0055】なお、本明細書において接続とは、特に記載のない限り電気的な接続を意味する。

【0056】第1スイッチング用TFT102のソース 領域とドレイン領域は、一方はソース信号線Siに、も う一方はEL駆動用TFT105のソース領域に接続さ れている。また第2スイッチング用TFT103のソー ス領域とドレイン領域は、一方はEL駆動用TFT10 5のソース領域に、もう一方は電流制御用TFT104 のゲート電極に接続されている。

【0057】つまり、第1スイッチング用TFT102 のソース領域とドレイン領域のいずれか一方と、第2ス イッチング用TFT103のソース領域とドレイン領域 のいずれか一方とは、接続されている。

【0058】電流制御用TFT104のソース領域は電源供給線Viに、ドレイン領域はEL駆動用TFT105のソース領域に接続されている。

【0059】なお本明細書では、nチャネル型トランジスタのソース領域に与えられる電圧は、ドレイン領域に20与えられる電圧よりも低いものとする。また、pチャネル型トランジスタのソース領域に与えられる電圧は、ドレイン領域に与えられる電圧よりも高いものとする。

【0060】EL駆動用TFT105のゲート電極は表示用ゲート信号線Gbjに接続されている。そしてEL駆動用TFT105のドレイン領域はEL素子106が有する画素電極に接続されている。EL素子106は、画素電極と、対向電極と、画素電極と対向電極の間に設けられたEL層とを有している。EL素子106の対向電極はELパネルの外部に設けられた電源(対向電極用電源)に接続されている。

【0061】電源供給線Viの電位(電源電位)は一定の高さに保たれている。また対向電極用電源の電位も、一定の高さに保たれている。

【0062】なお、第1スイッチング用TFT102と第2スイッチング用TFT103は、nチャネル型TFTとpチャネル型TFTのどちらでも良い。ただし、第1スイッチング用TFT102と第2スイッチング用TFT103の極性は同じである。

【0063】また、電流制御用TFT104はnチャネ 40 流 1 c が流れるか流れないかが選択される。 ル型TFTとpチャネル型TFTのどちらでも良い。 【0072】図4(A)に、書き込み期間7

【0064】EL駆動用TFT105は、nチャネル型TFTとpチャネル型TFTのどちらでも良い。EL素子の画素電極と対向電極は、一方が陽極であり、他方が陰極である。陽極を画素電極として用い、陰極を対向電極として用いている場合、EL駆動用TFT105はpチャネル型TFTであることが好ましい。逆に、陰極を画素電極として用い、陽極を対向電極として用いる場合、EL駆動用TFT105はnチャネル型TFTであることが好ましい。

【0065】コンデンサ107は電流制御用TFT104のゲート電極とソース領域との間に形成されている。コンデンサ107は、第1及び第2スイッチング用TFT102、103がオフのとき、電流制御用TFT104のゲート電極とソース領域の間の電圧(V<sub>CS</sub>)をより確実に維持するために設けられているが、必ずしも設ける必要はない。

【0066】図2は本発明の駆動方法を用いる発光装置のプロック図であり、100は画素部、110はソース10信号線駆動回路、111は書き込み用ゲート信号線駆動回路、112は表示用ゲート信号線駆動回路である。

【0067】画素部100はソース信号線 $S1\sim Sx$ と、書き込み用ゲート信号線 $Ga1\sim Gay$ と、表示用ゲート信号線 $Gb1\sim Gby$ と、電源供給線 $V1\sim Vx$ とを有している。

【0068】ソース信号線、書き込み用ゲート信号線、表示用ゲート信号線、電源供給線を、それぞれ1つづつ有する領域が画素101である。画素部100には、マトリクス状に複数の画素101が設けられている。

0 【0069】(実施の形態2)5272

次に、図1及び図2に示した本発明の発光装置の駆動について、図3を用いて説明する。本発明の発光装置の駆動は、書き込み期間Taと表示期間Tdとに分けて説明することができる。

【0070】図3(A)に、書き込み期間Taにおいて、書き込み用ゲート信号線と表示用ゲート信号線に入力される信号のタイミングチャートを示す。書き込み用ゲート信号線と表示用ゲート信号線とが選択されている期間、言いかえると該信号線にゲート電極が接続されて30いるTFTが全てオンの状態にある期間は、ONで示す。逆に、書き込み用ゲート信号線と表示用ゲート信号線とが選択されていない期間、言いかえると該信号線にゲート電極が接続されているTFTが全てオフの状態にある期間は、OFFで示す。

【0071】書き込み期間Taでは、書き込み用ゲート信号線Ga1~Gayが順に選択され、表示用ゲート信号線Gb1~Gbyは選択されない。そして、ソース信号線駆動回路110に入力されるデジタルビデオ信号によって、ソース信号線S1~Sxのそれぞれに一定の電流 Icが流れるか流れないかが選択される

【0072】図4(A)に、書き込み期間Taにおける、ソース信号線Siに一定の電流Icが流れた場合の、画素の概略図を示す。第1スイッチング用TFT102及び第2スイッチング用TFT103はオンの状態にあるので、ソース信号線Siに一定の電流Icが流れると、一定の電流Icは電流制御用TFT104のドレイン領域とソース領域の間に流れる。

【0073】電流制御用TFT104のソース領域は電源供給線Viに接続されており、一定の電位(電源電50位)に保たれている。

【0074】電流制御用TFT104は飽和領域で動作 しているので、式2のIDSにIcを代入すれば、自ずと VCSの値が定まる。

【0075】なお、ソース信号線Siに一定の電流Ic が流れなかった場合、ソース信号線Siは電源供給線V iと同じ電位に保たれるようにする。よってこの場合V cs≒0となる。

【0076】曹き込み期間Taが終了すると、表示期間 Tdが開始される。

き込み用ゲート信号線と表示用ゲート信号線に入力され る信号のタイミングチャートを示す。

【0078】表示期間Tdでは、書き込み用ゲート信号 線Gal~Gayが全て選択されず、表示用ゲート信号 線Gb1~Gbyが全て選択される。

【0079】図4(B)に、表示期間Tdにおける画素 の概略図を示す。第1スイッチング用TFT102及び 第2スイッチング用TFT103はオフの状態にある。 また、電流制御用TFT104のソース領域は電源供給 線Viに接続されており、一定の電位(電源電位)に保 たれている。

【0080】表示期間Tdでは、書き込み期間Taにお にVGSの値を代入すると、自ずとIDSの値が定まる。

【0081】魯き込み期間Taにおいて電流Icが流れ なかった場合はVCS≒Oであるので、閾値がOの場合電 流は流れない。よってEL素子106は発光しない。

【0082】書き込み期間Taにおいて一定の電流Ic が流れた場合は、式2にVCSの値を代入すると、電流値 IDSとしてIcが得られる。表示期間TdではEL駆動 用TFT105がオンになるので、電流IcはEL素子 106に流れ、EL素子106は発光する。

【0083】上述したように、1フレーム期間中に書き 込み期間Taと表示期間Tdとを繰り返すことで、1つ の画像を表示することが可能である。nビットのデジタ ルビデオ信号によって画像を表示する場合、少なくとも n個の書き込み期間と、n個の表示期間とが1フレーム 期間内に設けられる。

【0084】n個の書き込み期間(Tal~Tan) と、n個の表示期間(Tdl~Tdn)は、デジタルビ デオ信号の各ビットに対応している。

【0085】図5に1フレーム期間において、n個の書 き込み期間(Tal~Tan)とn個の表示期間(Td 1~Tdn)とが出現するタイミングを示す。横軸は時 間を示しており、縦軸は画素が有する書き込み用ゲート 信号線及び表示用ゲート信号線の位置を示している。

【0086】 書き込み期間 Tam (mは1~nの任意の 数)の次には、同じビット数に対応する表示期間、この 場合Tdmが出現する。書き込み期間Taと表示期間T dとを合わせてサブフレーム期間SFと呼ぶ。mビット 50 くは電流が流れないかが選択される。

目に対応している書き込み期間Tamと表示期間Tdm とを有するサブフレーム期間はSFmとなる。

【0087】表示期間Tdl~Tdnの長さは、Td 1: Td2:…: Tdn=20:21:…:2<sup>n-1</sup>を満た

【0088】本発明の駆動方法では、1フレーム期間中 における発光する表示期間の長さの和を制御すること で、階調を表示する。

【0089】上述した構成によって、本発明の発光装置 【0077】図3(B)に、表示期間Tdにおける、書 10 は温度変化に左右されずに一定の輝度を得ることができ る。また、カラー表示において、各色毎に異なるEL材 料を有するEL素子を設けた場合でも、温度によって各 色のEL素子の輝度がバラバラに変化して所望の色が得 られないということを防ぐことができる。

【0090】(実施の形態3)5318

次に、図1及び図2に示した本発明の発光装置の、実施 の形態2とは異なる駆動方法について、図6~9を用い て説明する。

【0091】はじめに1ライン目の画素において、書き 20 込み期間 Ta 1 が開始される。

【0092】曹き込み期間Talにおいて、曹き込み用 ゲート信号線駆動回路111から書き込み用ゲート信号 線Galに入力される第1の選択信号(書き込み用選択 信号) によって、書き込み用ゲート信号線 Galが選択 される。なお、本明細書において信号線が選択されると は、該信号線にゲート電極が接続されているTFTが全 てオンの状態になることを意味する。そして書き込み用 ゲート信号線 Galを有する全ての画素(1ライン目の 画素)の第1スイッチング用TFT102及び第2スイ ッチング用TFT103がオンの状態になる。

【0093】また、費き込み期間Talにおいて、1ラ イン目の画素が有する表示用ゲート信号線 G b 1 は選択 されていない。よって、1ライン目の画素が有するEL 駆動用TFT105は全てオフの状態になっている。

【0094】そして、ソース信号線駆動回路110に入 力される1ビット目のデジタルビデオ信号によって、ソ ース信号線S1~Sxに流れる電流の値が定められる。 【0095】デジタルビデオ信号は「0」または「1」 の情報を有しいる。「0」の情報を有するデジタルビデ 40 オ信号と「1」の情報を有するデジタルビデオ信号は、 一方がHi(High)、一方がLo(Low)の電圧 を有する信号である。デジタルビデオ信号が有する 「0」または「1」の情報によって、電流制御用TFT 104に流れるドレイン電流の値が制御される。

【0096】具体的には、デジタルビデオ信号の「0」 または「1」の情報によって、電流制御用TFT10 4、第1スイッチング用TFT102及び第2スイッチ ング用TFT103を介して、電源供給線Viとソース 信号線Siとの間に、一定の電流Icが流れるか、もし

【0097】なお、本明細書において画素にデジタルビデオ信号が入力されたというのは、該画素が、デジタルビデオ信号によって、電源供給線Viとソース信号線Siとの間に、一定の電流Icが流れるか、もしくは電流が流れないかが選択されていることを意味する。

【0098】図8(A)に、書き込み期間Talにおける画素の概略図を示す。

【0099】書き込み期間Ta1においては、書き込み用ゲート信号線Ga1が選択、表示用ゲート信号線Gb1が非選択の状態にある。よって、第1スイッチング用TFT103がオンになっているので、ソース信号線Siに一定の電流Icが流れると、一定の電流Icは電流制御用TFTのソース領域とドレイン領域の間に流れる。そしてこのとき、EL駆動用TFT105はオブになっているので、EL素子106の画素電極に電源供給線Viの電位は与えられず、EL素子106は非発光の状態である。

【0100】電流制御用TFT1040ソース領域は電源供給線Viに接続されており、一定の電位(電源電位)に保たれている。また、電流制御用TFT104は飽和領域で動作しているので、式 $20I_{DS}$ にIcを代入すれば、自ずと電流制御用 $TFT1040V_{GS}$ の値が定まる。

【0101】ソース信号線Sic一定の電流Icが流れなかい場合は、ソース信号線Siと電源供給線Viとは同じ電位に保たれている。この場合、電流制御用TFT104は、 $V_{CS}$ =0となる。

【0102】そして、書き込み用ゲート信号線Galの選択が終了すると、1ライン目の画素において書き込み期間Talが終了する。

【0103】1ライン目の画素において書き込み期間Ta1が終了すると、2ライン目の画素において書き込み期間Ta1が開始される。そして、書き込み用選択信号によって書き込み用ゲート信号線Ga2が選択され、1ライン目の画素と同様の動作が行われる。そして書き込み用ゲート信号線Ga3~Gayも順に選択され、すべての画素において書き込み期間Ta1が開始され、1ライン目の画素と同様の動作が行われる。

【0104】書き込み期間Talは、各ラインの画素によって出現するタイミングが異なっており、各ラインの 40 画素が有する書き込み用ゲート信号線が選択されている 期間に相当する。書き込み期間Taが開始されるタイミングは、各ラインの画素ごとに、それぞれ時間差を有している。

【0105】一方、1ライン目の画素において書き込み期間Talが終了した後、2ライン目以降のラインの画素において書き込み期間Talが開始されるのと同時並行して、1ライン目の画素において表示期間Trlが開始される。

【0106】表示期間Trlでは、表示用ゲート信号線 50 いる。

駆動回路112から表示用ゲート信号線Gb1に入力される第2の選択信号(表示用選択信号)によって、表示用ゲート信号線Gb1が選択される。表示用ゲート信号線Gb1は、書き込み用ゲート信号線Ga2~Gayの選択が終了する前に選択が開始される。より好ましくは、書き込み用ゲート信号線Ga1の選択が終了し、書き込み用ゲート信号線Ga2の選択が開始されるのが良い。

〇 【0107】図8(B)に、表示期間Trlにおける画素の概略図を示す。

【0108】表示期間Trlでは、書き込み用ゲート信号線Galが非選択、表示用ゲート信号線Gblが選択の状態にある。よって、1ライン目の画素において、第1スイッチング用TFTl02及び第2スイッチング用TFTl03はオフになっており、EL駆動用TFTl05はオンになっている。

【0109】電流制御用TFT104のソース領域は電源供給線Viに接続されており、一定の電位(電源電位)に保たれている。そして、書き込み期間Talにおいて定められた、電流制御用TFT104のV $_{CS}$ は、書き込み用ゲート信号線 $_{CS}$  alの選択が終了した後も、コンデンサ107などによって維持されている。このとき電流制御用TFT104のソース領域とドレイン領域の間に流れる電流  $_{CS}$   $_{CS}$ 

【0110】書き込み用ゲート信号線Ga1が選択され 7 にいるときに、電流Icが流れなかった場合は、電流制御用TFT104の $V_{GS}$ =0である。よって、電流制御用TFT104のソース領域とドレイン領域の間に電流は流れない。よってEL素子106は発光しない。

【0111】このように、画素にデジタルビデオ信号が . 入力された後、表示用ゲート信号線が選択されることで、EL素子106が発光、または非発光の状態になり、画素は表示を行う。

【0112】1ライン目の画素において表示期間Tr1が開始された後、2ライン目の画素においても表示期間Tr1が開始される。そして、表示用選択信号によって表示用ゲート信号線Gb2が選択され、1ライン目の画素と同様の動作が行われる。そして表示用ゲート信号線 $Gb3\sim Gby$ も順に選択され、すべての画素において表示期間Tr1が開始され、1ライン目の画素と同様の動作が行われる。

【0113】各ラインの画素の表示期間Trlは、各ラインの画素が有する表示用ゲート信号線が選択されている期間に相当する。表示期間Trが開始されるタイミングは、各ラインの画素ごとに、それぞれ時間差を有して

【0114】一方、2 ライン目以降のラインの画素において表示期間 Tr1が開始されるのと同時並行して、1 ライン目の画素において表示用ゲート信号線 Gb1の選択が終了し、表示期間 Tr1が終了する。

【0116】1ライン目の画素においてEL駆動用TFT105はオフになるので、電源供給線Viの電源電位がEL素子106の画素電極に与えられなくなる、よって、1ライン目の画素が有するEL素子106は全て非発光の状態になり、1ライン目の画素が表示を行わなくなる。

【0117】図8(C)に、表示用ゲート信号線Gb1及び書き込み用ゲート信号線Ga1が選択されていない時の、1ライン目の画素の概略図を示す。第1スイッチング用TFT102及び第2スイッチング用TFT103はオフになっており、またEL駆動用TFT105もオフになっている。よって、EL素子106は非発光の状態になっている。

【0119】非表示期間 T d 1 が開始されるタイミングは、各ラインの画素によって時間差を有しており、非表示期間 T d 1 は、各ラインの画素が有する書き込み用ゲート信号線が選択されておらず、なおかつ表示用ゲート信号線が選択されている期間に相当する。

【0120】一方、2ライン目以降のラインの画素において非表示期間 Td1が開始されるのと同時並行、もしくは全ての画素において非表示期間 Td1が開始された後に、1ライン目の画素において書き込み用ゲート信号線 Ga1の選択が開始され、書き込み期間 Ta2が開始される。

【0121】なお本発明において、各ラインの画素の書き込み期間は互いに重ならないので、yライン目の画素における書き込み期間が終了した後に、1ライン目の画素における書き込み期間が開始されるようにする。

【0122】画素の動作は、書き込み期間 Talの場合と同様である。ただし、書き込み期間 Ta2では、2ビット目のデジタルビデオ信号が画素に入力される。

【0123】そして1ライン目の画素において書き込み 期間Ta2が終了すると、次に2ライン目以降の画素に おいて、順に書き込み期間Ta2が開始される。

【0124】2ライン目以降の画素において書き込み期間Ta2が開始されるのと同時並行して、1ライン目の画素において表示期間Tr2が開始される。表示期間Tr2においても、表示期間Tr1と同様に、2ビット目のデジタルビデオ信号によって画素が表示を行う。

【0125】そして、1ライン目の画素において表示期間 間Trlが開始された後、2ライン目以降の画素においても、順に書き込み期間Ta2が終了し、表示期間Tr2が開始される。よって、各ラインの画素が表示を行う

【0126】一方、2ライン目以降のラインの画素において表示期間Tr2が開始されるのと同時並行して、1ライン目の画素において表示期間Tr2が終了し、非表示期間Td2が開始される。非表示期間Td2が開始されると、1ライン目の画素において画素が表示を行わなくなる。

【0127】1ライン目の画素において非表示期間 T d 2が開始された後、2ライン目以降の画素においても順に表示期間 T r 2が終了し、非表示期間 T d 2が開始される。そして各ラインにおいて、画素が表示を行わなくなる。

【0128】上述した動作はmビット目のデジタルビデオ信号が画素に入力される前まで繰り返し行われ、各ラインの画素ごとに、書き込み期間 Taと、表示期間 Trと、非表示期間 Tdとが繰り返し出現する。

【0129】図6に、書き込み期間Ta1、表示期間Tr1、非表示期間Td1において、書き込み用ゲート信号線Ga1~Gay及び表示用ゲート信号線Gb1~Gbyが選択される様子を示す。

1、表示期間Tr1、非表示期間Td1における画素の動作を例示している。よって、書き込み期間 $Ta1\sim Ta(m-1)$ に a (m-1) 及び非表示期間 $Td1\sim Td(m-1)$  に おいて、全てのラインの画素は表示を行わない。また表示期間 $Tr1\sim Tr(m-1)$  において、全てのラインの画素は表示を行う。

【0131】次に、mビット目のデジタルビデオ信号が 画素に入力される、書き込み期間 Tamが開始された後 の画素の動作について説明する。なお、本発明において mは、1からnまでの値を任意に選択することが可能で

50 ある。

【0132】1ライン目の画素において書き込み期間Tamが開始されると、mビット目のデジタルビデオ信号が1ライン目の画素に入力される。そして、1ライン目の画素において書き込み期間Tamが終了すると、2ライン目以降の画素においても、順に書き込み期間Tamが開始される。

21

【0133】一方、1ライン目の画素において書き込み期間 Tamが終了した後、2ライン目以降のラインの画素において書き込み期間 Tamが開始されるのと同時並行して、1ライン目の画素において表示期間 Trmが開 10始される。表示期間 Trmにおいても、表示期間 Trmと同様に、mビット目のデジタルビデオ信号によって画素が表示を行う。

【0134】そして、1ライン目の画素において表示期間 T r mが開始された後、2 ライン目以降の画素においても、順に書き込み期間 T a mが終了し、表示期間 T r mが開始される。

【0135】次に、全てのラインの画素において表示期間Trmが開始された後、1ライン目の画素において表示期間Trmが終了し、書き込み期間Ta(m+1)が開始される。

【0136】1ライン目の画素において書き込み期間Ta(m+1)が開始されると、1ライン目の画素にm+1ビット目のデジタルビデオ信号が入力される。

【0137】そして1ライン目の画素において、書き込み期間Ta(m+1)が終了する。1ライン目の画素において書き込み期間Ta(m+1)が終了した後、2ライン目以降の画素においても順に表示期間Trmが終了し、書き込み期間Ta(m+1)が開始される。

【0138】上述した動作は、最後のy ライン目の画素において、n ビット目のデジタルビデオ信号に対応する表示期間Tr n が終了するまで繰り返し行われ、各ラインの画素ごとに、書き込み期間Tr とが繰り返し出現する。

【0139】図7に、書き込み期間Tam、表示期間Trmにおいて、書き込み用ゲート信号線 $Ga1\sim Gay$ 及び表示用ゲート信号線 $Gb1\sim Gby$ が選択される様子を示す。

【0140】例えば、1ライン目(First Line)の画素に注目すると、書き込み期間 T a mにおいて、画素は表示を行わない。そして表示期間 T r mにおいてのみ表示を行っている。なお図 7 では書き込み期間 T a m  $\sim$  T a n、表示期間 T r m  $\sim$  T r n における画素の動作を説明するために、書き込み期間 T a m  $\sim$  T a n において、全てのラインの画素は表示を行わない。また表示期間 T r T T r T r T r T r T r T r T r T r T r T r T T r T r T r T r T r T r T r T r T r T r T T r T r T r T r T r T r T r T r T r T r T T r T r T r T r T r T r T r T r T r T r T T r T r T r T r T r T r T r T r T r T r T T r T r T r T r T r T r T r T r T r T r T T r T T r T r T r T r T r T r T r T r T r T r T T r T r T r T r T r T r T r T r T r T r T T r T r T r T r T r T r T r T r T r T r T T r T r T r T r T r T r T r T r T r T r T T r T r T r T r T r T r T r T r T r T r T T r

【0141】図9に、本発明の駆動方法において、m= を設ける構造としているが、コンデンサを省略すること n-2の場合の、書き込み期間と、表示期間と、非表示 50 も可能である。EL駆動用TFTが、ゲート絶縁膜を介

期間とが出現するタイミングを示す。横軸は時間を示しており、縦軸は画素が有する書き込み用ゲート信号線及び表示用ゲート信号線の位置を示している。ただし、書き込み期間は短いので、図を見やすくするために、各ビットに対応する書き込み期間  $Tal \sim Tan$  の開始されるタイミングを矢印で示した。また、各ビットごとに、1ライン目の画素の書き込み期間が開始されてから、 yライン目の画素の書き込み期間が終了するまでの期間 ( $\Sigma Tal \sim \Sigma Tan$ ) を矢印で示す。

【0142】1ライン目の画素においてTrnが終了した後、1フレーム期間が終了し、再び1ライン目の画素において、次のフレーム期間の書き込み期間Ta1が開始される。そして上述した動作が再び繰り返される。1フレーム期間が開始するタイミングと、終了するタイミングは、各ラインの画素毎に時間差を有している。

【0143】全てのラインの画素において1フレーム期間が終了すると1つの画像を表示することができる。

【0144】発光装置は1秒間に60以上のフレーム期間を設けることが好ましい。1秒間に表示される画像の20数が60より少なくなると、視覚的に画像のちらつきが目立ち始めることがある。

【0145】また本発明では、各ラインの画素において、全ての書き込み期間の長さの和が1フレーム期間よりも短い。なおかつ表示期間の長さを $Tr1:Tr2:Tr3:\cdots:Tr(n-1):Trn=2^0:2^1:2^2:\cdots:2^{(n-2)}:2^{(n-1)}$ とする。この表示期間の組み合わせで $2^n$ 階調のうち所望の階調表示を行うことができる。

【0146】1フレーム期間中に EL素子が発光した表示期間の長さの総和を求めることによって、当該フレーム期間におけるその画素の表示した階調がきまる。例えば、n=8のとき、全部の表示期間で画素が発光した場合の輝度を 100%とすると、Tr1とTr2において画素が発光した場合には 1%の輝度が表現でき、Tr3とTr5とTr8を選択した場合には 60%の輝度が表現できる。

【0147】表示期間Trmの長さは、1 ライン目の画素の書き込み期間Tamが開始されてから、y ライン目の画素の書き込み期間Tamが終了するまでの期間( $\Sigma$  Tam)より、長いことが肝要である。

【0148】また表示期間 $Tr1\sim Trn$ は、どのような順序で出現させても良い。例えば1フレーム期間中において、Tr1の次にTr3、Tr5、Tr2、…という順序で表示期間を出現させることも可能である。ただし、各ラインの画素における書き込み期間が、互いに重ならないようにすることが必要である。

【0149】なお本実施の形態では、EL駆動用TFTのゲート電極にかかる電圧を保持するためにコンデンサを設ける構造としているが、コンデンサを省略することも可能である。FL駆動用TFTが、ゲート絶縁随を介

してゲート電極に重なるように設けられたLDD領域を 有している場合、この重なり合った領域には一般的にゲ ート容量と呼ばれる寄生容量が形成される。このゲート 容畳をEL駆動用TFTのゲート電極にかかる電圧を保 持するためのコンデンサとして積極的に用いても良い。

23

【0150】このゲート容量の容量値は、上記ゲート電 極とLDD領域とが重なり合った面積によって変化する ため、その重なり合った領域に含まれるLDD領域の長 さによって決まる。

の画素の書き込み期間Taが開始されてから、yライン 目の画素の書き込み期間Taが終了するまでの期間、言 い換えると全ての画素に1ビット分のデジタルビデオ信 号を書き込む期間より、各ラインの画素の表示期間の長 さを短くすることができる。よって、デジタルビデオ信 号のビット数が増加しても、下位ビットに対応する表示 期間の長さを短くすることができるので、画面をちらつ かせることなく高精細な画像を表示することが可能であ

【0152】また、本発明の発光装置は温度変化に左右 されずに一定の輝度を得ることができる。また、カラー 表示において、各色毎に異なるEL材料を有するEL素 子を設けた場合でも、温度によって各色のEL素子の輝 度がバラバラに変化して所望の色が得られないというこ とを防ぐことができる。

【0153】なお、実施の形態1及び2では、デジタル のビデオ信号を用いて表示を行う駆動方法について説明 したが、アナログのビデオ信号を用いて表示を行っても 良い。アナログのビデオ信号を用いて表示を行う場合、 ソース信号線に流れる電流の値をアナログビデオ信号に 30 よって制御し、該電流の大きさによって階調を表示する ことができる。

#### [0154]

【実施例】以下に、本発明の実施例について説明する。

【0155】(実施例1)本実施例では、nビットのデ ジタルビデオ信号に対応した実施の形態 1 に示した駆動 方法において、サブフレーム期間SF1~SFnの出現 する順序について説明する。

【0156】図10に1フレーム期間において、n個の 醬き込み期間 (Tal~Tan)とn個の表示期間 (T d1~Tdn)とが出現するタイミングを示す。横軸は 時間を示しており、縦軸は画素が有する書き込み用ゲー ト信号線及び表示用ゲート信号線の位置を示している。 各画素の詳しい駆動の仕方については実施の形態 1 を参 照すれば良いので、ここでは省略する。

【0157】本実施例の駆動方法では、1フレーム期間 中で1番長い表示期間を有するサブフレーム期間(本実 施例では S F n ) を、1 フレーム期間の最初及び最後に 設けない。言い換えると、1フレーム期間中で1番長い 表示期間を有するサブフレーム期間の前後に、同じフレ 50 が有する書き込み用ゲート信号線及び表示用ゲート信号

ーム期間に含まれる他のサブフレーム期間が出現するよ うな構成にしている。

【0158】上記構成によって、中間階調の表示を行っ たときに、隣り合うフレーム期間同士で発光する表示期 間が隣接することによって起きていた表示むらを、人間 の目に認識されずらくすることができる。

【0159】なお本実施例の構成はn≥3の場合におい て有効である。

【0160】(実施例2)本実施例では、6ビットのデ 【0151】本実施の形態の駆動方法では、1ライン目 10 ジタルビデオ信号を用いた、実施の形態1に示した駆動 方法について説明する。

> 【0161】図11に、1フレーム期間において、n個 の書き込み期間(Ta1~Tan)とn個の表示期間

(Td1~Tdn)とが出現するタイミングを示す。横 軸は時間を示しており、縦軸は画素が有する鸖き込み用 ゲート信号線及び表示用ゲート信号線の位置を示してい る。各画素の詳しい駆動の仕方については実施の形態1 を参照すれば良いので、ここでは省略する。

【0162】6ビットのデジタルビデオ信号を用いた駆 20 動する場合、1フレーム期間内に少なくとも6つのサブ フレーム期間SF1~SF6が設けられる。

【0163】サブフレーム期間SF1~SF6は、6ビ ットのデジタルビデオ信号の各ビットに対応している。 そしてサブフレーム期間 S F 1 ~ S F 6 は、6 個の書き 込み期間(Tal~Ta6)と、n個の表示期間(Td 1~Td6)とを有している。

【0164】m (mは1~6の任意の数) ビット目に対 応している書き込み期間 Tamと表示期間 Tdmとを有 するサブフレーム期間はSFmとなる。鸖き込み期間T amの次には、同じビット数に対応する表示期間、この 場合Tdmが出現する。

【0165】1フレーム期間中に書き込み期間Taと表 示期間 T d とが繰り返し出現することで、1つの画像を 表示することが可能である。

【0166】表示期間Td1~Td6の長さは、Td 1: Td2:...: Td6= $2^0$ :  $2^1$ :...:  $2^5$ を満た

【0167】本実施例の駆動方法では、1フレーム期間 中における発光する表示期間の長さの和を制御すること で、階調を表示する。

【0168】なお本実施例の構成は、実施例1と自由に 組み合わせて実施することが可能である。

【0169】(実施例3)本実施例では、nビットのデ ジタルビデオ信号を用いた、実施の形態1とは異なる駆 動方法の一例について説明する。

【0170】図12に、1フレーム期間において、n+ 1個の書き込み期間(Tal~Ta(n+1))とn個 の表示期間  $(Tdl \sim Td(n+1))$  とが出現するタ イミングを示す。横軸は時間を示しており、縦軸は画素 線の位置を示している。各画素の詳しい駆動の仕方につ いては実施の形態を参照すれば良いので、ここでは省略

【0171】本実施例ではnビットのデジタルビデオ信 号に対応して、1フレーム期間内にn+1のサブフレー ム期間 S F 1 ~ S F n + 1 が設けられる。そしてサブフ レーム期間SF1~SFn+1は、n+1個の書き込み 期間(Tal~Ta(n+1))と、n個の表示期間  $(Tdl \sim Td(n+1))$ とを有している。

意の数)と表示期間 Tdmとを有するサブフレーム期間 はSFmとなる。書き込み期間Tamの次には、同じビ ット数に対応する表示期間、この場合Tdmが出現す る。

【0173】サブフレーム期間SF1~SFn-1は、 1~(n-1)ビットのデジタルビデオ信号の各ビット に対応している。サブフレーム期間SFn及びSF(n +1)はnビット目のデジタルビデオ信号に対応してい る。

【0174】また本実施例では、同じビットのデジタル ビデオ信号に対応するサブフレーム期間SFnとSF (n+1) は連続して出現しない。言い換えると、同じ ビットのデジタルビデオ信号に対応するサブフレーム期 間SFnとSF (n+1) の間に、他のサブフレーム期 間が設けられている。

【0175】1フレーム期間中に書き込み期間Taと表 示期間 T d とが繰り返し出現することで、1 つの画像を 表示することが可能である。

【0176】表示期間Td1~Tdn+1の長さは、T  $d1: Td2: \cdots : (Tdn+Td(n+1)) =$  $2^{0}:2^{1}:...:2^{n-1}$ を満たす。

【0177】本発明の駆動方法では、1フレーム期間中 における発光する表示期間の長さの和を制御すること で、階調を表示する。

【0178】本実施例は上記構成によって、中間階調の 表示を行ったときに、隣り合うフレーム期間同士で発光 する表示期間が隣接することによって起きていた表示む らを、実施例1、2の場合に比べて人間の目に認識され ずらくすることができる。

【0179】なお本実施例では、同じビットに対応する サブフレーム期間が2つある場合について説明したが、 本発明はこれに限定されない。1フレーム期間内に同じ ビットに対応するサブフレーム期間が3つ以上設けられ ていても良い。

【0180】また、本実施例では最上位ビットのデジタ ルビデオ信号に対応するサブフレーム期間を複数設けた が、本発明はこれに限定されない。最上位ビット以外の ビットのデジタルビデオ信号に対応するサブフレーム期 間を複数設けても良い。また、対応するサブフレーム期 間が複数設けられたビットは1つだけに限られず、いく 50 示期間Td1が開始される。

つかのビットのそれぞれに複数のサブフレーム期間が対 応するような構成にしても良い。

【0181】なお本実施例の構成はn≥2の場合におい て有効である。また、本実施例は実施例1、2と自由に 組み合わせて実施することが可能である。

【0182】 (実施例4) 本実施例では、実施の形態2 の駆動方法において、6ビットのデジタルビデオ信号を 用いて2 6階調の表示を行う場合について説明する。た だし本実施例ではm=5の場合について説明する。な 【0172】 書き込み期間 Tam (mは1~n+1の任 10 お、本実施例では本発明の駆動方法の一例について説明 しており、対応するデジタルビデオ信号のビット数やm の値については、本発明は本実施例の構成に限定されな

> 【0183】図13に、本実施例の駆動方法において、 書き込み期間と、表示期間と、非表示期間とが出現する タイミングを示す。横軸は時間を示しており、縦軸は画 素が有する書き込み用ゲート信号線及び表示用ゲート信 号線の位置を示している。ただし、書き込み期間は短い ので、図を見やすくするために、各ビットに対応する書 20 き込み期間 T a 1 ~ T a 6 の開始されるタイミングを矢 印で示した。また、対応するビットごとに、1ライン目 の画素の書き込み期間が開始されてから、yライン目の 画素の書き込み期間が終了するまでの期間(ΣTal~ Σ T a 6) を矢印で示す。

【0184】また、画素の詳しい動作については、実施 の形態1の場合と同じであるので、ここでは説明を省略

【0185】はじめに1ライン目の画素において、書き 込み期間Talが開始される。書き込み期間Talが開 30 始されると、実施の形態で示したように、1ビット目の デジタルビデオ信号が1ライン目の画素に入力される。

【0186】そして、1ライン目の画素において書き込 み期間 Talが終了すると、次に2ライン目以降の画素 においても、順に書き込み期間Talが開始される。そ して1ライン目の画素の場合と同様に、各ラインの画素 に1ビット目のデジタルビデオ信号が入力される。

【0187】一方、2ライン目以降の画素において書き 込み期間 Talが開始されるのと同時並行して、1ライ ン目の画素において表示期間Tr1が開始される。表示 40 期間Tr1が開始されると、1ビット目のデジタルビデ オ信号によって1ライン目の画素が表示を行う。

【0188】そして、1ライン目の画素において表示期 間T r 1 が開始された後、2 ライン目以降の画素におい ても順に書き込み期間 Talが終了し、表示期間 Trl が開始される。そして、1ビット目のデジタルビデオ信 号によって各ラインの画素が表示を行う。

【0189】一方、2ライン目以降のラインの画素にお いて表示期間 Tr 1 が開始されるのと同時並行して、1 ライン目の画素において表示期間 T r 1 が終了し、非表

【0190】非表示期間Td1が開始されると、1ライ ン目の画素が表示を行わなくなる。

【0191】次に、1ライン目の画素において非表示期 間Td1が開始された後、2ライン目以降の画素におい ても順に表示期間Tr1が終了し、非表示期間Td1が 開始される。よって、各ラインの画素が表示を行わなく なる。

【0192】一方、2ライン目以降のラインの画素にお いて非表示期間 Td 1 が開始されるのと同時並行、もし くは全ての画素において非表示期間Tdlが開始された 後に、1ライン目の画素において書き込み期間 T a 2 が 開始される。

【0193】 書き込み期間 Ta 2 が開始されると、 2 ビ ット目のデジタルビデオ信号が1ライン目の画素に入力 される。

【0194】上述した動作は5ビット目のデジタルビデ オ信号が画素に入力される前まで繰り返し行われ、各ラ インの画素ごとに、書き込み期間Taと、表示期間Tr と、非表示期間 T d とが繰り返し出現する。

【0195】次に、5ビット目のデジタルビデオ信号が 画素に入力される、書き込み期間Ta5が開始された後 の画素の動作について説明する。

【0196】1ライン目の画素において書き込み期間T a 5が開始されると、5ビット目のデジタルビデオ信号 が1ライン目の画素に入力される。そして、1ライン目 の画素において書き込み期間 T a 5 が終了すると、2 ラ イン目以降の画素においても、順に書き込み期間Ta5 が開始される。

【0197】一方、1ライン目の画素において書き込み 期間Ta5が終了した後、2ライン目以降のラインの画 素において書き込み期間Ta5が開始されるのと同時並 行して、1ライン目の画素において表示期間 T r 5 が開 始される。表示期間Tr5においても、表示期間Tr5 と同様に、5ビット目のデジタルビデオ信号によって画 素が表示を行う。

【0198】そして、1ライン目の画素において表示期 間T r 5が開始された後、2ライン目以降の画素におい ても、順に書き込み期間 Ta 5 が終了し、表示期間 Tr 5が開始される。

【0199】次に、全てのラインの画素において表示期 間T г 5 が開始された後、1ライン目の画素において表 示期間Tr5が終了し、書き込み期間Ta6が開始され

【0200】1ライン目の画素において書き込み期間T a 6が開始されると、1ライン目の画素に6ビット目の デジタルビデオ信号が入力される。

【0201】そして1ライン目の画素において、書き込 み期間 Ta6が終了する。1ライン目の画素において書 き込み期間 Ta6が終了した後、2ライン目以降の画素 においても順に表示期間Tr5が終了し、書き込み期間 50 し、各ラインの画素における書き込み期間が、互いに重

Ta6が開始される。

【0202】一方、2ライン目以降の画素において書き 込み期間 Ta6が開始されるのと同時並行して、1ライ ン目の画素において表示期間Tr6が開始される。表示 期間Tr6が開始されると、6ビット目のデジタルビデ オ信号によって1ライン目の画素が表示を行う。

【0203】そして、1ライン目の画素において表示期 間Tr6が開始された後、2ライン目以降の画素におい ても順に書き込み期間Ta6が終了し、表示期間Tr6 10 が開始される。そして、6ビット目のデジタルビデオ信 号によって各ラインの画素が表示を行う。

【0204】1ライン目の画素においてTr6が終了し た後、1ライン目の画素において1フレーム期間が終了 し、再び次のフレーム期間の書き込み期間Ta1が開始 される。また1ライン目の画素においてTr6が終了し た後、2ライン目以降の画素においてもTr6が終了し た後、各ライン目の画素において1フレーム期間が終了 し、再び次のフレーム期間の書き込み期間Talが開始

【0205】そして上述した動作が再び繰り返される。 1フレーム期間が開始するタイミングと、終了するタイ ミングは、各ラインの画素毎に時間差を有している。

【0206】全てのラインの画素において1フレーム期 間が終了すると1つの画像を表示することができる。

【0207】本実施例では、表示期間の長さをTr1:  $T r 2 : \dots : T r 5 : T r 6 = 2^{0} : 2^{1} : \dots : 2^{4} : 2^{5}$ とする。この表示期間の組み合わせで26階調のうち所 望の階調表示を行うことができる。

【0208】1フレーム期間中にEL素子が発光した表 30 示期間の長さの総和を求めることによって、当該フレー ム期間におけるその画素の表示した階調がきまる。例え ば、本実施例の場合は、全部の表示期間で画素が発光し た場合の輝度を100%とすると、TrlとTr2にお いて画素が発光した場合には5%の輝度が表現でき、T r3とTr5を選択した場合には32%の輝度が表現で きる。

【0209】なお本発明において、各ラインの画素の魯 き込み期間は互いに重ならないので、yライン目の画素 における書き込み期間が終了した後に、1ライン目の画 素における書き込み期間が開始されるようにする。

【0210】また本実施例では、各ラインの画素の表示 期間Tr5の長さは、1ライン目の画素の書き込み期間 Ta5が開始されてから、yライン目の画素の書き込み 期間Ta5が終了するまでの期間(ΣTa5)より、長 いことが肝要である。

【0211】また表示期間Trl~Tr6は、どのよう な順序で出現させても良い。例えば1フレーム期間中に おいて、Trlの次にTr3、Tr5、Tr2、…とい う順序で表示期間を出現させることも可能である。ただ 29

ならないようにすることが必要である。

【0212】本発明の駆動方法では、1ライン目の画素 の書き込み期間Taが開始されてから、yライン目の画 素の書き込み期間Taが終了するまでの期間、言い換え ると全ての画素に1ビット分のデジタルビデオ信号を書 き込む期間より、各ラインの画素の表示期間の長さを短 くすることができる。よって、デジタルビデオ信号のビ ット数が増加しても、下位ビットに対応する表示期間の 長さを短くすることができるので、画面をちらつかせる ことなく髙精細な画像を表示することが可能である。

【0213】また、本発明の発光装置は温度変化に左右 されずに一定の輝度を得ることができる。また、カラー 表示において、各色毎に異なるEL材料を有するEL素 子を設けた場合でも、温度によって各色のEL素子の輝 度がバラバラに変化して所望の色が得られないというこ とを防ぐことができる。

(実施例5)本実施例では、6ビットのデジタルビデオ 信号に対応した実施の形態2の駆動方法において、表示 期間Trl~Tr6の出現する順序について説明する。 お、本実施例では本発明の実施の形態2の駆動方法の一 例について説明しており、対応するデジタルビデオ信号 のビット数やmの値については、本発明は本実施例の構 成に限定されない。なお本実施例の構成はデジタルビデ オ信号のビット数が3以上の場合において有効である。

【0214】図14に、本実施例の駆動方法において、 **書き込み期間と、表示期間と、非表示期間とが出現する** タイミングを示す。横軸は時間を示しており、縦軸は画 素が有する書き込み用ゲート信号線及び表示用ゲート信 号線の位置を示している。ただし、書き込み期間は短い ので、図を見やすくするために、各ビットに対応する書 き込み期間Tal~Ta6の開始されるタイミングを矢 印で示した。また、対応するビットごとに、1ライン目 の画素の鸖き込み期間が開始されてから、yライン目の 画素の書き込み期間が終了するまでの期間(ΣTal~ ΣΤα6)を矢印で示す。

【0215】また、画素の詳しい動作については、実施 の形態2の場合と同じであるので、ここでは説明を省略 する。

【0216】はじめに1ライン目の画素において、書き 込み期間Ta4が開始される。書き込み期間Ta4が開 始されると、4ビット目のデジタルビデオ信号が1ライ ン目の画素に入力される。

【0217】そして、1ライン目の画素において書き込 み期間Ta4が終了すると、次に2ライン目以降の画素 においても、順に書き込み期間Ta4が開始される。そ して1ライン目の画素の場合と同様に、各ラインの画素 に 4 ビット目のデジタルビデオ信号が入力される。

【0218】一方、2ライン目以降の画素において書き

ン目の画素において表示期間 T r 4 が開始される。表示 期間Tr4が開始されると、4ビット目のデジタルビデ オ信号によって1ライン目の画素が表示を行う。

【0219】そして、1ライン目の画素において表示期 間T r 4 が開始された後、2 ライン目以降の画素におい ても順に書き込み期間Ta4が終了し、表示期間Tr4 が開始される。そして、4ビット目のデジタルビデオ信 号によって各ラインの画素が表示を行う。

【0220】一方、2ライン目以降のラインの画素にお 10 いて表示期間Tr4が開始した後、1ライン目の画素に おいて表示期間Tr4が終了し、非表示期間Td4が開 始される。なお、2ライン目以降のラインの画素におい て表示期間Tr4が開始されるのと同時並行して、1ラ イン目の画素において表示期間Tr4が終了し、非表示 期間Td4が開始されても良い。

【0221】非表示期間Td4が開始されると、1ライ ン目の画素が表示を行わなくなる。

【0222】次に、1ライン目の画素において非表示期 間Td4が開始された後、2ライン目以降の画素におい ただし本実施例ではm=5の場合について説明する。な 20 ても順に表示期間Tr4が終了し、非表示期間Td4が 開始される。よって、各ラインの画素が表示を行わなく

> 【0223】一方、2ライン目以降のラインの画素にお いて非表示期間 T d 4 が開始されるのと同時並行、もし くは全ての画素において非表示期間Td4が開始された 後に、1ライン目の画素において書き込み期間Ta5が 開始される。

> 【0224】1ライン目の画素において書き込み期間T a 5が開始されると、5ビット目のデジタルビデオ信号 が1ライン目の画素に入力される。そして、1ライン目 の画素において書き込み期間 T a 5 が終了すると、2 ラ イン目以降の画素においても、順に書き込み期間Ta5 が開始される。

【0225】一方、1ライン目の画素において書き込み 期間 T a 5 が終了した後、2 ライン目以降のラインの画 素において書き込み期間 Ta 5 が開始されるのと同時並 行して、1ライン目の画素において表示期間 Tr5が開 始される。表示期間Tr5においても、表示期間Tr5 と同様に、5ビット目のデジタルビデオ信号によって画 40 素が表示を行う。

【0226】そして、1ライン目の画素において表示期 間Tr5が開始された後、2ライン目以降の画素におい ても、順に書き込み期間Ta5が終了し、表示期間Tr 5が開始される。

【0227】次に、全てのラインの画素において表示期 間Tr5が開始された後、1ライン目の画素において表 示期間Tr5が終了し、書き込み期間Ta2が開始され

【0228】1ライン目の画素において書き込み期間T 込み期間Ta4が開始されるのと同時並行して、1ライ 50 a2が開始されると、2ビット目のデジタルビデオ信号 が1ライン目の画素に入力される。

【0229】そして、1ライン目の画素において書き込 み期間Ta2が終了すると、次に2ライン目以降の画素 においても、順に書き込み期間 Ta 2 が開始される。そ して1ライン目の画素の場合と同様に、各ラインの画素 に2ビット目のデジタルビデオ信号が入力される。

【0230】一方、2ライン目以降の画素において書き 込み期間Ta2が開始されるのと同時並行して、1ライ ン目の画素において表示期間 Tr2が開始される。表示 期間Tr2が開始されると、2ビット目のデジタルビデ 10 r3とTr5を選択した場合には32%の輝度が表現で オ信号によって1ライン目の画素が表示を行う。

【0231】そして、1ライン目の画素において表示期 間Tr2が開始された後、2ライン目以降の画素におい ても順に書き込み期間Ta2が終了し、表示期間Tr2 が開始される。そして、2ビット目のデジタルビデオ信 号によって各ラインの画素が表示を行う。

【0232】一方、2ライン目以降のラインの画素にお いて表示期間Tr2が開始されるのと同時並行して、1 ライン目の画素において表示期間 Tr 2 が終了し、非表 示期間Td2が開始される。

【0233】非表示期間Td2が開始されると、1ライ ン目の画素が表示を行わなくなる。

【0234】次に、1ライン目の画素において非表示期 間Td2が開始された後、2ライン目以降の画素におい ても順に表示期間 Tr 2が終了し、非表示期間 Td 2が 開始される。よって、各ラインの画素が表示を行わなく なる。

【0235】一方、2ライン目以降のラインの画素にお いて非表示期間 Td2が開始されるのと同時並行、もし くは全ての画素において非表示期間 Td2が開始された 後に、1ライン目の画素において書き込み期間 T a 3 が 開始される。

【0236】上述した動作は1~6の全てのビットのデ ジタルビデオ信号が画素に入力される前まで繰り返し行 われ、各ラインの画素ごとに、書き込み期間Taと、表 示期間Trと、非表示期間Tdとが繰り返し出現する。

【0237】1ライン目の画素において全ての表示期間 Tェ1~Tェ6が終了した後、1ライン目の画素におい て1フレーム期間が終了し、再び次のフレーム期間の最 初の書き込み期間(本実施例ではTa4)が開始され る。また1ライン目の画素において1フレーム期間が終 了した後、2ライン目以降の画素においても1フレーム 期間が終了し、再び次のフレーム期間の書き込み期間T a 4が開始される。

【0238】そして上述した動作が再び繰り返される。 1フレーム期間が開始するタイミングと、終了するタイ ミングは、各ラインの画素毎に時間差を有している。

【0239】全てのラインの画素において1フレーム期 間が終了すると1つの画像を表示することができる。

【0240】本実施例では、表示期間の長さをTr1: 50 間が隣接することによって起きていた表示むらを、人間

 $T r 2 : \cdots : T r 5 : T r 6 = 2^0 : 2^1 : \cdots : 2^4 : 2^5$ とする。この表示期間の組み合わせで26階調のうち所 望の階調表示を行うことができる。

32

【0241】1フレーム期間中にEL素子が発光した表 示期間の長さの総和を求めることによって、当該フレー ム期間におけるその画素の表示した階調がきまる。例え ば、本実施例の場合は、全部の表示期間で画素が発光し た場合の輝度を100%とすると、TrlとTr2にお いて画素が発光した場合には5%の輝度が表現でき、T

【0242】なお本発明において、各ラインの画素の書 き込み期間は互いに重ならないので、yライン目の画素 における書き込み期間が終了した後に、1ライン目の画 素における書き込み期間が開始されるようにする。

【0243】また本実施例では、各ラインの画素の表示 期間Tr5の長さは、1ライン目の画素の書き込み期間 Ta5が開始されてから、yライン目の画素の書き込み 期間Ta5が終了するまでの期間(ΣTa5)より、長 20 いことが肝要である。

【0244】また表示期間Tr1~Tr6は、どのよう な順序で出現させても良い。例えば1フレーム期間中に おいて、Trlの次にTr3、Tr5、Tr2、…とい う順序で表示期間を出現させることも可能である。ただ し、各ラインの画素における書き込み期間が、互いに重 ならないようにすることが必要である。

【0245】本実施例の駆動方法では、1ライン目の画 素の書き込み期間Taが開始されてから、vライン目の 画素の書き込み期間 Taが終了するまでの期間、言い換 30 えると全ての画素に1ビット分のデジタルビデオ信号を 書き込む期間より、各ラインの画素の表示期間の長さを 短くすることができる。よって、デジタルビデオ信号の ビット数が増加しても、下位ビットに対応する表示期間 の長さを短くすることができるので、画面をちらつかせ ることなく高精細な画像を表示することが可能である。 【0246】また、本発明の発光装置は温度変化に左右 されずに一定の輝度を得ることができる。また、カラー 表示において、各色毎に異なるEL材料を有するEL素 子を設けた場合でも、温度によって各色のEL素子の輝 40 度がバラバラに変化して所望の色が得られないというこ

【0247】なお本実施例の駆動方法では、1フレーム 期間中で1番長い表示期間(本実施例ではTr6)を、 1フレーム期間の最初及び最後に設けない。言い換える と、1フレーム期間中で1番長い表示期間の前後に、同 じフレーム期間に含まれる他の表示期間が出現するよう な構成にしている。

とを防ぐことができる。

【0248】上記構成によって、中間階調の表示を行っ たときに、隣り合うフレーム期間同士で発光する表示期 の目に認識されずらくすることができる。

【0249】本実施例は実施例4と自由に組み合わせて 実施することが可能である。

【0250】(実施例6)本実施例では、nビットのデ ジタルビデオ信号を用いた、実施の形態2とは異なる駆 動方法の一例について説明する。ただし本実施例ではm = n-2の場合について説明する。

【0251】本実施例の駆動方法では、最上位ビットの デジタルビデオ信号に対応する表示期間 Trnを第1表 示期間Trn\_1と第2表示期間Trn\_2とに分割し ている。そして、第1表示期間Trn\_1と第2表示期 間Trn\_2のそれぞれに対応して、第1書き込み期間 Tan\_1と第2書き込み期間Tan\_2とが設けられ ている。

【0252】図15に、本実施例の駆動方法において、 **書き込み期間と、表示期間と、非表示期間とが出現する** タイミングを示す。横軸は時間を示しており、縦軸は画 素が有する書き込み用ゲート信号線及び表示用ゲート信 号線の位置を示している。ただし、書き込み期間は短い ので、図を見やすくするために、各ビットに対応する書 き込み期間Tal~Ta(n-1)、Tan\_1、Ta n\_2の開始されるタイミングを矢印で示した。また、 対応するビットごとに、1ライン目の画素の書き込み期 間が開始されてから、yライン目の画素の書き込み期間 が終了するまでの期間  $(\Sigma Tal \sim \Sigma Ta(n-1)$ 、  $\Sigma Tan_1$ 、 $\Sigma Tan_2$ )を矢印で示す。

【0253】また、画素の詳しい動作については、実施 の形態2の場合と同じであるので、ここでは説明を省略

ビデオ信号に対応する第1表示期間Trn 1と第2表 示期間Trn\_2の間に、他のビットに対応する表示期 間が設けられている。

【0255】表示期間Trl~Trn、Trn\_1、T rn\_2の長さは、Tr1:Tr2:…:Tr(n-1):  $(Trn_1+Trn_2) = 2^0: 2^1: ...: 2$ <sup>n-1</sup>を満たす。

【0256】本発明の駆動方法では、1フレーム期間中 における発光する表示期間の長さの和を制御すること で、階調を表示する。

【0257】本実施例は上記構成によって、中間階調の 表示を行ったときに、隣り合うフレーム期間同士で発光 する表示期間が隣接することによって起きていた表示む らを、実施例4、5の場合に比べて人間の目に認識され ずらくすることができる。

【0258】なお本実施例では、同じビットに対応する 表示期間が2つある場合について説明したが、本発明は これに限定されない。1フレーム期間内に同じビットに 対応する表示期間が3つ以上設けられていても良い。

【0259】また、本実施例では最上位ビットのデジタ 50 ときのグループの数を分割数と呼ぶ。例えば4つのステ

ルビデオ信号に対応する表示期間を複数設けたが、本発 明はこれに限定されない。最上位ビット以外のビットの デジタルビデオ信号に対応する表示期間を複数設けても 良い。また、対応する表示期間が複数設けられたビット

は1つだけに限られず、いくつかのビットのそれぞれに 複数の表示期間が対応するような構成にしても良い。

【0260】なお本実施例の構成はn≥2の場合におい て有効である。また、本実施例は実施例4または5と自 由に組み合わせて実施することが可能である。

10 【0261】 (実施例7) 本実施例では、本発明の発光 装置が有する駆動回路(ソース信号線駆動回路及びゲー ト信号線駆動回路)の構成について説明する。

【0262】図16にソース信号線駆動回路601の構 成をプロック図で示す。602はシフトレジスタ、60 3は記憶回路A、604は記憶回路B、605は定電流 回路である。

【0263】シフトレジスタ602にはクロック信号C LKと、スタートパルス信号SPが入力されている。ま た記憶回路A602にはデジタルビデオ信号(Digi 20 tal Video Signals)が入力されてお り、記憶回路B603にはラッチ信号(Latch S ignals)が入力されている。定電流回路604か ら出力される一定の電流 I c はソース信号線へ入力され

【0264】図17にソース信号線駆動回路601のよ り詳しい構成を示す。

【0265】シフトレジスタ602に所定の配線からク ロック信号CLKとスタートパルス信号SPとが入力さ れることによって、タイミング信号が生成される。タイ 【0254】また本実施例では、同じビットのデジタル 30 ミング信号は記憶回路 A603が有する複数のラッチ A  $(LATA_1 \sim LATA_x)$  にそれぞれ入力され る。なおこのときシフトレジスタ602において生成さ れたタイミング信号を、バッファ等で緩衝増幅してか ら、記憶回路A603が有する複数のラッチA(LAT  $A_1 - LATA_x$ )にそれぞれ入力するような構成 にしても良い。

> 【0266】記憶回路A603にタイミング信号が入力 されると、該タイミング信号に同期して、ビデオ信号線 610に入力される1ビット分のデジタルビデオ信号

40 が、順に複数のラッチA (LATA\_1~LATA\_ x)のそれぞれに書き込まれ、保持される。

【0267】なお、本実施例では記憶回路 A 603にデ ジタルビデオ信号を取り込む際に、記憶回路 A 6 0 3 が 有する複数のラッチA(LATA\_1~LATA\_x) に、順にデジタルビデオ信号を入力しているが、本発明 はこの構成に限定されない。記憶回路 A 6 0 3 が有する 複数のステージのラッチをいくつかのグループに分け、 各グループごとに並行して同時にデジタルビデオ信号を 入力する、いわゆる分割駆動を行っても良い。なおこの ージごとにラッチをグループに分けた場合、4分割で分 割駆動すると言う。

【0268】記憶回路A603の全てのステージのラッ チにデジタルビデオ信号の書き込みが一通り終了するま での時間を、ライン期間と呼ぶ。実際には、上記ライン 期間に水平帰線期間が加えられた期間をライン期間に含 むことがある。

【0269】1ライン期間が終了すると、記憶回路B6 04が有する複数のラッチB(LATB\_1~LATB \_\_x)に、ラッチ信号線609を介してラッチシグナル 10 ビデオ信号を書きこむようにしても良い。 (Latch Signal) が供給される。この瞬間、記憶回路A 603が有する複数のラッチA(LATA\_1~LAT A\_x)に保持されているデジタルビデオ信号は、記憶 回路B604が有する複数のラッチB(LATB\_1~ LATB x)に一斉に售き込まれ、保持される。

【0270】デジタルビデオ信号を記憶回路B604に 送出し終えた記憶回路 A 6 0 3 には、シフトレジスタ 6 02からのタイミング信号に基づき、次の1ビット分の デジタルビデオ信号の書き込みが順次行われる。

【0271】この2順目の1ライン期間中には、記憶回 路B604に書き込まれ、保持されているデジタルビデ オ信号が定電流回路605に入力される。

【0272】定電流回路605は複数の電流設定回路 (C1~Cx)を有している。電流設定回路(C1~C x)のそれぞれにデジタルビデオ信号が入力されると、 該デジタルビデオ信号が有する1または0の情報によっ て、ソース信号線に一定の電流 I c が流れるか、または ソース信号線に電源供給線V1~Vxの電位が与えられ るか、いずれか一方が選択される。

【0273】図18に電流設定回路C1の具体的な構成 の一例を示す。なお電流設定回路 C2~Cxも同じ構成 を有する。

【0274】電流設定回路C1は定電流源631と、4 つのトランスミッションゲートSW1~SW4と、2つ のインバーターInb1、Inb2とを有している。

【0275】記憶回路B604が有するLATB 1か ら出力されたデジタルビデオ信号によって、SW1~S W4のスイッチングが制御される。なおSW1及びSW 3に入力されるデジタルビデオ信号と、 SW 2 及び SW 4に入力されるデジタルビデオ信号は、 Inb1、 In b2によって反転している。そのためSW1及びSW3 がオンのときはSW2及びSW4はオフ、SW1及びS W3がオフのときはSW2及びSW4はオンとなってい る。

【0276】SW1及びSW3がオンのとき、定電流源 631から電流IcがSW1及びSW3を介してソース 信号線 S 1 に入力される。

【0277】逆にSW2及びSW4がオンのときは、定 電流源631からの電流IcはSW2を介してグラウン ドに落とされる。またSW4を介して電源供給線V1~ 50 構成を有する画素の上面図の一例について示す。

36 Vxの電源電位がソース信号線S1に与えられる。

【0278】再び図17を参照して、前記の動作が、1 ライン期間内に、定電流回路605が有する全ての電流 設定回路 (C1~Cx) において同時に行われる。よっ て、デジタルビデオ信号により、全てのソース信号線に おいて、一定の電流 I c が流されるか、または電源電位 が与えられるかが選択される。

【0279】なお、シフトレジスタの代わりにデコーダ 回路等の別の回路を用いて、ラッチ回路に順にデジタル

【0280】次に、書き込み用ゲート信号線駆動回路と 表示用ゲート信号線駆動回路の構成について説明する。 ただし、書き込み用ゲート信号線駆動回路と表示用ゲー ト信号線駆動回路の構成はほぼ同じであるので、ここで は代表して書き込み用ゲート信号線駆動回路についての み説明する。

【0281】図19は書き込み用ゲート信号線駆動回路 641の構成を示すブロック図である。

【0282】書き込み用ゲート信号線駆動回路641 20 は、それぞれシフトレジスタ642、バッファ643を 有している。また場合によってはレベルシフタを有して いても良い。

【0283】書き込み用ゲート信号線駆動回路641に おいて、シフトレジスタ642にクロックCLK及びス タートパルス信号SPが入力されることによって、タイ ミング信号が生成される。生成されたタイミング信号は バッファ643において緩衝増幅され、選択された書き 込み用ゲート信号線に供給される。

【0284】 書き込み用ゲート信号線には、1ライン分 の画素の第1スイッチング用TFT及び第2スイッチン グ用TFTのゲート電極が接続されている。そして、1 ライン分の画素の第1スイッチング用TFT及び第2ス イッチング用TFTを一斉にONにしなくてはならない ので、バッファ643は大きな電流を流すことが可能な ものが用いられる。

【0285】なお、表示用ゲート信号線駆動回路の場 合、全ての表示用ゲート信号線に接続されているEL駆 動用TFTを、各表示期間において一斉にオンにする。 そのため、書き込み用ゲート信号線駆動回路のシフトレ ジスタに入力されるクロック信号CLK及びスタートパ ルス信号SPとは波形が異なっている。

【0286】なお、シフトレジスタの代わりにデコーダ 回路等の別の回路を用いて、ゲート信号を選択し、タイ ミング信号を供給するようにしても良い。

【0287】本発明において用いられる駆動回路は、本 実施例で示した構成に限定されない。

【0288】本実施例は、実施例1~実施例6と自由に 組み合わせて実施することが可能である。

【0289】(実施例8)本実施例では、図1に示した

【0290】図20に本実施例の画素の上面図を示す。 画素は、ソース信号線Siと、電源供給線Viと、書き 込み用ゲート信号線Gaiと、表示用ゲート信号線Gb jとを有している。ソース信号線Siは書き込み用ゲー ト信号線Cai及び表示用ゲート信号線Gbiと重なる 部分においてゲート信号線Gjと接触しないように、一 部、接続配線182によって引き回されている。

【0291】102と103は、それぞれ第1スイッチ ング用TFTと第2スイッチング用TFTである。また 104と105は、それぞれ電流制御用TFTとEL駆 動用TFTである。

【0292】第1スイッチング用TFT102のソース 領域とドレイン領域は、一方は接続配線190を介して ソース信号線Siに接続されており、もう一方は接続配 線183を介して電流制御用TFT104のドレイン領 域に接続されている。また第2スイッチング用TFT1 03のソース領域とドレイン領域は、一方は接続配線1 83を介して電流制御用TFT104のドレイン領域に 接続されており、もう一方は接続配線184及びゲート 配線185に接続されている。なおゲート配線185の 20 一部は電流制御用TFTのゲート電極として機能してい る。

【0293】書き込み用ゲート信号線Gajの一部は、 第1スイッチング用TFT102及び第2スイッチング 用TFT103のゲート電極として機能している。

【0294】また電源供給線Viとゲート配線185の 一部は層間絶縁膜を間にはさんで重なっており、重なっ ている部分がコンデンサ107になる。

【0295】電流制御用TFT104のソース領域は電 源供給線Viに接続されており、ドレイン領域は接続配 30 線186を介してEL駆動用TFT105のソース領域 に接続されている。EL駆動用TFT105のドレイン 領域は、画素電極181に接続されている。また表示用 ゲート信号線Gbiの一部は、EL駆動用TFT105 のゲート電極として機能している。

【0296】なお本発明の発光装置が有する画素は、図 20に示した構成に限定されない。また本実施例の構成 は、実施例1~7と自由に組み合わせて実施することが 可能である。

【0297】 (実施例9) 本実施例では、本発明の発光 40 装置の画素部のTFTを作製する方法について説明す る。なお、画素部の周辺に設けられる駆動回路(ソース 信号線側駆動回路、書き込み用ゲート信号線側駆動回 路、表示用ゲート信号線側駆動回路)が有するTFT を、画素部のTFTと同一基板上に同時に形成しても良 い。

【0298】まず、図21(A)に示すように、コーニ ング社の#7059ガラスや#1737ガラスなどに代 表されるバリウムホウケイ酸ガラス、またはアルミノホ

酸化シリコン膜、窒化シリコン膜または酸化窒化シリコ ン膜などの絶縁膜から成る下地膜5002を形成する。 例えば、プラズマCVD法でSiH4、NH3、N2Oか ら作製される酸化窒化シリコン膜5002aを10~2 00[nm](好ましくは50~100[nm])形成し、 同様にSiH<sub>4</sub>、N<sub>2</sub>Oから作製される酸化窒化水素化シ リコン膜5002bを50~200[nm](好ましくは 100~150[nm]) の厚さに積層形成する。本実施 例では下地膜5002を2層構造として示したが、前記 10 絶縁膜の単層膜または2層以上積層させた構造として形 成しても良い。

【0299】島状半導体層5004~5006は、非晶 質構造を有する半導体膜をレーザー結晶化法や公知の熱 結晶化法を用いて作製した結晶質半導体膜で形成する。 この島状半導体層5004~5006の厚さは25~8 0[nm](好ましくは30~60[nm])の厚さで形成 する。結晶質半導体膜の材料に限定はないが、好ましく はシリコンまたはシリコンゲルマニウム(SiGe)合 金などで形成すると良い。

【0300】レーザー結晶化法で結晶質半導体膜を作製 するには、パルス発振型または連続発光型のエキシマレ ーザーやYAGレーザー、YVO₄レーザーを用いる。 これらのレーザーを用いる場合には、レーザー発振器か ら放射されたレーザー光を光学系で線状に集光し半導体 膜に照射する方法を用いると良い。結晶化の条件は実施 者が適宣選択するものであるが、エキシマレーザーを用 いる場合はパルス発振周波数300[Hz]とし、レーザ ーエネルギー密度を100~400[m J/c m<sup>2</sup>](代表 的には200~300[mJ/cm<sup>2</sup>])とする。また、Y AGレーザーを用いる場合にはその第2高調波を用いパ ルス発振周波数30~300[kHz]とし、レーザーエ ネルギー密度を300~600[m J / c m<sup>2</sup>](代表的に は350~500[mJ/cm<sup>2</sup>])とすると良い。そして 幅100~1000[µm]、例えば400[µm]で線状 に集光したレーザー光を基板全面に渡って照射し、この 時の線状レーザー光の重ね合わせ率(オーバーラップ 率)を50~90[%]として行う。

【0301】次いで、島状半導体層5004~5006 を覆うゲート絶縁膜5007を形成する。ゲート絶縁膜 5007はプラズマCVD法またはスパッタ法を用い、 厚さを40~150[nm]としてシリコンを含む絶縁膜 で形成する。本実施例では、120[nm]の厚さで酸化 窒化シリコン膜で形成する。勿論、ゲート絶縁膜はこの ような酸化窒化シリコン膜に限定されるものでなく、他 のシリコンを含む絶縁膜を単層または積層構造として用 いても良い。例えば、酸化シリコン膜を用いる場合に は、プラズマCVD法でTEOS (Tetraethyl Orthosi licate) とO<sub>2</sub>とを混合し、反応圧力40[Pa]、基板 温度300~400[℃]とし、高周波(13.56[M ウケイ酸ガラスなどのガラスから成る基板5001上に 50 H z ])、電力密度0. 5~0. 8 [W/cm²]で放電さ

せて形成することが出来る。このようにして作製される 酸化シリコン膜は、その後400~500[℃]の熱アニ ールによりゲート絶縁膜として良好な特性を得ることが 出来る。

【0302】そして、ゲート絶縁膜5007上にゲート 電極を形成するための第1の導電膜5008と第2の導 電膜5009とを形成する。本実施例では、第1の導電 膜5008をTaで50~100[nm]の厚さに形成 し、第2の導電膜5009をWで100~300[nm] の厚さに形成する。

【0303】 Ta膜はスパッタ法で、Taのターゲット をArでスパッタすることにより形成する。この場合、 Arに適量のXeやKrを加えると、Ta膜の内部応力 を緩和して膜の剥離を防止することが出来る。また、α 相のTa 膜の抵抗率は $20[\mu\Omega cm]$ 程度でありゲート 電極に使用することが出来るが、 β相のTa膜の抵抗率 は180[µΩcm]程度でありゲート電極とするには不 向きである。  $\alpha$  相の T a 膜を形成するために、 T a の  $\alpha$ 相に近い結晶構造をもつ窒化タンタルを10~50[n m]程度の厚さでTaの下地に形成しておくとα相のT a膜を容易に得ることが出来る。

【0304】W膜を形成する場合には、Wをターゲット としたスパッタ法で形成する。その他に6フッ化タング ステン (WF &) を用いる熱 C V D 法で形成することも 出来る。いずれにしてもゲート電極として使用するため には低抵抗化を図る必要があり、W膜の抵抗率は20 [μΩcm]以下にすることが望ましい。W膜は結晶粒を 大きくすることで低抵抗率化を図ることが出来るが、W 中に酸素などの不純物元素が多い場合には結晶化が阻害 され高抵抗化する。このことより、スパッタ法による場 合、純度99.9999[%]のWターゲットを用い、さ らに成膜時に気相中からの不純物の混入がないように十 分配慮してW膜を形成することにより、抵抗率9~20  $[\mu \Omega cm]$ を実現することが出来る。

【0305】なお、本実施例では、第1の導電膜500 8をTa、第2の導電膜5009をWとしたが、特に限 定されず、いずれもTa、W、Ti、Mo、Al、Cu などから選ばれた元素、または前記元素を主成分とする 合金材料もしくは化合物材料で形成してもよい。また、 リン等の不純物元素をドーピングした多結晶シリコン膜 に代表される半導体膜を用いてもよい。本実施例以外の 他の組み合わせの一例で望ましいものとしては、第1の 導電膜5008を窒化タンタル(TaN)で形成し、第 2の導電膜5009をWとする組み合わせ、第1の導電 膜5008を窒化タンタル(TaN)で形成し、第2の 導電膜5009をA1とする組み合わせ、第1の導電膜 5008を窒化タンタル (TaN) で形成し、第2の導 電膜5009をCuとする組み合わせが挙げられる。

(図21(A))

成し、電極及び配線を形成するための第1のエッチング 処理を行う。本実施例では I C P (Inductively Couple d Plasma:誘導結合型プラズマ)エッチング法を用い、 エッチング用ガスにCF<sub>4</sub>とCI<sub>2</sub>を混合し、1[Pa]の 圧力でコイル型の電極に500[W]のRF(13.56 [MHz]) 電力を投入してプラズマを生成して行う。基 板側(試料ステージ) にも100[W]のRF(13.5 6[MHz]) 電力を投入し、実質的に負の自己バイアス 電圧を印加する。СГ4とС12を混合した場合にはW膜 10 及びTa膜とも同程度にエッチングされる。

【0307】上記エッチング条件では、レジストによる マスクの形状を適したものとすることにより、基板側に 印加するバイアス電圧の効果により第1の導電層及び第 2の導電層の端部がテーパー形状となる。テーパー部の 角度は15~45°となる。ゲート絶縁膜上に残渣を残 すことなくエッチングするためには、10~20[%]程 度の割合でエッチング時間を増加させると良い。W膜に 対する酸化窒化シリコン膜の選択比は2~4 (代表的に は3)であるので、オーバーエッチング処理により、酸 20 化窒化シリコン膜が露出した面は20~50[nm]程度 エッチングされることになる。こうして、第1のエッチ ング処理により第1の導電層と第2の導電層から成る第 1の形状の導電層5011~5015 (第1の導電層5 011a~5015aと第2の導電層5011b~50 15b)を形成する。このとき、ゲート絶縁膜5007 においては、第1の形状の導電層5011~5015で 覆われない領域は20~50[nm]程度エッチングされ 薄くなった領域が形成される。

【0308】そして、第1のドーピング処理を行いN型 を付与する不純物元素を添加する。ドーピングの方法は イオンドープ法もしくはイオン注入法で行えば良い。イ オンドープ法の条件はドーズ量を $1 \times 10^{13} \sim 5 \times 10^{13}$ <sup>14</sup>[a t o m s / c m<sup>2</sup>]とし、加速電圧を60~100 [keV]として行う。N型を付与する不純物元素として 15族に属する元素、典型的にはリン(P)または砒素 (As) を用いるが、ここではリン(P) を用いる。こ の場合、導電層5012~5015がN型を付与する不 純物元素に対するマスクとなり、自己整合的に第1の不 純物領域5017~5023が形成される。第1の不純 物領域5017~5023には $1\times10^{20}$ ~ $1\times10^{21}$ [atoms/cm<sup>3</sup>]の濃度範囲でN型を付与する不純 物元素を添加する。(図21(B))

【0309】次に、図21(C)に示すように、レジス トマスクは除去しないまま、第2のエッチング処理を行 う。エッチングガスにCF<sub>4</sub>とCl<sub>2</sub>とO<sub>2</sub>とを用い、W 膜を選択的にエッチングする。この時、第2のエッチン グ処理により第2の形状の導電層5025~5029 (第1の導電層5025a~5029aと第2の導電層 5025b~5029b) を形成する。このとき、ゲー 【0306】次に、レジストによるマスク5010を形 50 ト絶縁膜5007においては、第2の形状の導電層50

25~5029で覆われない領域はさらに20~50 [nm]程度エッチングされ薄くなった領域が形成される。

【0310】W膜やTa膜のCF<sub>4</sub>とCl<sub>2</sub>の混合ガスに よるエッチング反応は、生成されるラジカルまたはイオ ン種と反応生成物の蒸気圧から推測することが出来る。 WとTaのフッ化物と塩化物の蒸気圧を比較すると、W のフッ化物であるWF6が極端に高く、その他のWC 15、TaF5、TaCl5は同程度である。従って、C F<sub>4</sub>とC<sub>12</sub>の混合ガスではW膜及びTa膜共にエッチン グされる。しかし、この混合ガスに適量の02を添加す るとCF<sub>4</sub>とO<sub>2</sub>が反応してCOとFになり、Fラジカル またはFイオンが多量に発生する。その結果、フッ化物 の蒸気圧が高いW膜のエッチング速度が増大する。一 方、TaはFが増大しても相対的にエッチング速度の増 加は少ない。また、TaはWに比較して酸化されやすい ので、O2を添加することでTaの表面が酸化される。 Taの酸化物はフッ素や塩素と反応しないためさらにT a 膜のエッチング速度は低下する。従って、W膜とTa 膜とのエッチング速度に差を作ることが可能となりW膜 のエッチング速度をTa膜よりも大きくすることが可能 となる。

【0311】そして、図22(A)に示すように第2の ドーピング処理を行う。この場合、第1のドーピング処 理よりもドーズ量を下げて高い加速電圧の条件としてN 型を付与する不純物元素をドーピングする。例えば、加 速電圧を70~120[keV]とし、1×10<sup>13</sup>[at oms/cm<sup>2</sup> のms/cm<sup>2</sup> のドーズ量で行い、図21(B) で島状 半導体層に形成された第1の不純物領域の内側に新たな 不純物領域を形成する。ドーピングは、第2の形状の導 電層5026~5029を不純物元素に対するマスクと して用い、第1の導電層5026a~5029aの下側 の領域にも不純物元素が添加されるようにドーピングす る。こうして、第3の不純物領域5032~5035が 形成される。この第3の不純物領域5032~5035 に添加されたリン(P)の濃度は、第1の導電層502 6a~5029aのテーパー部の膜厚に従って緩やかな 濃度勾配を有している。なお、第1の導電層5026a ~5029aのテーパー部と重なる半導体層において、 第1の導電層5026a~5029aのテーパー部の端 部から内側に向かって若干、不純物濃度が低くなってい るものの、ほぼ同程度の濃度である。

【0312】図22(B)に示すように第3のエッチング処理を行う。エッチングガスにCHF6を用い、反応性イオンエッチング法(RIE法)を用いて行う。第3のエッチング処理により、第1の導電層5025a~5029aのテーパー部を部分的にエッチングして、第1の導電層が半導体層と重なる領域が縮小される。第3のエッチング処理によって、第3の形状の導電層5036~5040(第1の導電層5036a~5040aと第

2の導電層5036b~5040b)を形成する。このとき、ゲート絶縁膜5007においては、第3の形状の導電層5036~5040で覆われない領域はさらに20~50[nm]程度エッチングされ薄くなった領域が形成される。

【0313】第3のエッチング処理によって、第3の不純物領域5032~5035においては、第1の導電層5037a~5040aと重なる第3の不純物領域5032a~5035aと、第1の不純物領域と第3の不純物領域との間の第2の不純物領域5032b~5035bとが形成される。

【0314】そして、図22(C)に示すように、Pチャネル型TFTを形成する島状半導体層5005、5006に第1の導電型とは逆の導電型の第4の不純物領域5043~5054を形成する。第3の形状の導電層5039b、5040bを不純物元素に対するマスクとして用い、自己整合的に不純物領域を形成する。このとき、Nチャネル型TFTを形成する島状半導体層5005、5005および配線部5036はレジストマスク5200で全面を被覆しておく。不純物領域5043~5054にはそれぞれ異なる濃度でリンが添加されているが、ジボラン(B2H6)を用いたイオンドープ法で形成し、そのいずれの領域においても不純物濃度が2×1020~2×1021[atoms/cm³]となるようにする。

【0315】以上までの工程でそれぞれの島状半導体層に不純物領域が形成される。島状半導体層と重なる第3の形状の導電層5037~5040がゲート電極として機能する。また、5036は島状のソース信号線として機能する。

【0316】レジストマスク5200を除去した後、導電型の制御を目的として、それぞれの島状半導体層に添加された不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザーアニール法、またはラピッドサーマルアニール法(RTA法)を適用することが出来る。熱アニール法では酸素濃度が1[ppm]以下、好ましくは0.1[ppm]以下の窒素雰囲気中で400~700[℃]、代表的には500~600[℃]で行うものであり、本実施例では500[℃]で4時間の熱処理を行う。ただし、第3の形状の導電層5036~5040に用いた配線材料が熱に弱い場合には、配線等を保護するため層間絶縁膜(シリコンを主成分とする)を形成した後で活性化を行うことが好ましい。

【0317】さらに、3~100[%]の水素を含む雰囲気中で、300~450[℃]で1~12時間の熱処理を行い、島状半導体層を水素化する工程を行う。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を

用いる)を行っても良い。

【0318】次いで、図23(A)に示すように、第1の層間絶縁膜5055を酸化窒化シリコン膜から100~200[nm]の厚さで形成する。その上に有機絶縁物材料から成る第2の層間絶縁膜5056を形成した後、第1の層間絶縁膜5055、第2の層間絶縁膜5056、およびゲート絶縁膜5007に対してコンタクトホールを形成し、接続配線5057~5062をパターニング形成した後、接続配線(ドレイン配線)5062に接する画素電極5064をパターニング形成する。なお、接続配線にはソース配線とドレイン配線とが含まれる。ソース配線とは、活性層のソース領域に接続された配線であり、ドレイン配線とはドレイン領域に接続された配線であり、ドレイン配線とはドレイン領域に接続された配線を意味する。

【0319】第2の層間絶縁膜5056としては、有機樹脂を材料とする膜を用い、その有機樹脂としてはポリイミド、ポリアミド、アクリル、BCB(ベンゾシクロプテン)等を使用することが出来る。特に、第2の層間絶縁膜5056は平坦化の意味合いが強いので、平坦性に優れたアクリルが好ましい。本実施例ではTFTによって形成される段差を十分に平坦化しうる膜厚でアクリル膜を形成する。好ましくは1~5[ $\mu$ m](さらに好ましくは2~4[ $\mu$ m])とすれば良い。

【0320】コンタクトホールの形成は、ドライエッチングまたはウエットエッチングを用い、N型の不純物領域5017~5019またはP型の不純物領域5043、5048、5049、5054に達するコンタクトホール、配線5036に達するコンタクトホール、電源供給線に達するコンタクトホール(図示せず)、およびゲート電極に達するコンタクトホール(図示せず)をそ30れぞれ形成する。

【0321】また、接続配線5057~5062として、Ti膜を100[nm]、Tiを含むアルミニウム膜を300[nm]、Ti膜150[nm]をスパッタ法で連続形成した3層構造の積層膜を所望の形状にパターニングしたものを用いる。勿論、他の導電膜を用いても良い。

【0322】また、本実施例では、画素電極5064としてITO膜を110[nm]の厚さに形成し、パターニングを行った。画素電極5064を接続配線5062と 40接して重なるように配置することでコンタクトを取っている。また、酸化インジウムに2~20[%]の酸化亜鉛(ZnO)を混合した透明導電膜を用いても良い。この画素電極5064がEL素子の陽極となる。(図23(A))

【0323】次に、図23(B)に示すように、珪素を含む絶縁膜(本実施例では酸化珪素膜)を500[nm]の厚さに形成し、画素電極5064に対応する位置に開口部を形成して、バンクとして機能する第3の層間絶縁膜5065を形成する。開口部を形成する際、ウエット

エッチング法を用いることで容易にテーパー形状の側壁とすることが出来る。開口部の側壁が十分になだらかでないと段差に起因する E L層の劣化が顕著な問題となってしまうため、注意が必要である。

【0324】次に、EL層5066および陰極(MgAg電極)5067を、真空蒸着法を用いて大気解放しないで連続形成する。なお、EL層5066の膜厚は80~200[nm](典型的には100~120[nm])、陰極5067の厚さは180~300[nm](典型的には200~250[nm])とすれば良い。

【0325】この工程では、赤色に対応する画素、緑色に対応する画素および青色に対応する画素に対して順次、EL層および陰極を形成する。但し、EL層は溶液に対する耐性に乏しいためフォトリソグラフィ技術を用いずに各色個別に形成しなくてはならない。そこでメタルマスクを用いて所望の画素以外を隠し、必要箇所だけ選択的にEL層および陰極を形成するのが好ましい。

【0326】即ち、まず赤色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて赤色発光の20 EL層を選択的に形成する。次いで、緑色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて緑色発光のEL層を選択的に形成する。次いで、同様に青色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて青色発光のEL層を選択的に形成する。なお、ここでは全て異なるマスクを用いるように記載しているが、同じマスクを使いまわしても構わない。

【0327】ここではRGBに対応した3種類のEL素子を形成する方式を用いたが、白色発光のEL素子とカラーフィルタを組み合わせた方式、青色または青緑発光のEL素子と蛍光体(蛍光性の色変換層:CCM)とを組み合わせた方式、陰極(対向電極)に透明電極を利用してRGBに対応したEL素子を重ねる方式などを用いても良い。

【0328】なお、EL層5066としては公知の材料を用いることが出来る。公知の材料としては、駆動電圧を考慮すると有機材料を用いるのが好ましい。例えば正孔注入層、正孔輸送層、発光層および電子注入層でなる4層構造をEL層とすれば良い。

0 【0329】次に陰極5067を形成する。なお本実施 例では陰極5067としてMgAgを用いたが、本発明 はこれに限定されない。陰極5067として他の公知の 材料を用いても良い。

【0330】最後に、窒化珪素膜でなるパッシベーション膜5068を300[nm]の厚さに形成する。パッシベーション膜5068を形成しておくことで、EL層5066を水分等から保護することができ、EL素子の信頼性をさらに高めることが出来る。なおパッシベーション膜5068は必ずしも設ける必要はない。

膜5065を形成する。開口部を形成する際、ウエット 50 【0331】こうして図23(B)に示すような構造の

45

発光装置が完成する。なお、本実施例における発光装置の作成工程においては、回路の構成および工程の関係上、ゲート電極を形成している材料であるTa、Wによってソース信号線を形成し、ソース、ドレイン電極を形成している配線材料であるAIによってゲート信号線を形成しているが、異なる材料を用いても良い。

【0332】ところで、本実施例の発光装置は、画素部だけでなく駆動回路にも最適な構造のTFTを配置することにより、非常に高い信頼性を示し、動作特性も向上しうる。また結晶化工程においてNi等の金属触媒を添 10加し、結晶性を髙めることも可能である。それによって、ソース信号線駆動回路の駆動周波数を10[MHz]以上にすることが可能である。

【0333】なお、実際には図23(B)の状態まで完成したら、さらに外気に曝されないように、気密性が高く、脱ガスの少ない保護フィルム(ラミネートフィルム、紫外線硬化樹脂フィルム等)や透光性のシーリング材でパッケージング(封入)することが好ましい。その際、シーリング材の内部を不活性雰囲気にしたり、内部に吸湿性材料(例えば酸化バリウム)を配置したりするとEL素子の信頼性が向上する。

【0334】また、パッケージング等の処理により気密性を高めたら、基板上に形成された素子又は回路から引き回された端子と外部信号端子とを接続するためのコネクタ(フレキシブルプリントサーキット: FPC)を取り付ける。

【0335】また、本実施例で示す工程に従えば、発光 装置の作製に必要なフォトマスクの数を抑えることが出 来る。その結果、工程を短縮し、製造コストの低減及び 歩留まりの向上に寄与することが出来る。

【0336】本実施例は、実施例1~8と自由に組み合わせて実施することが可能である。

【0337】(実施例10)本発明において、三重項励起子からの燐光を発光に利用できるEL材料を用いることで、外部発光量子効率を飛躍的に向上させることができる。これにより、EL素子の低消費電力化、長寿命化、および軽量化が可能になる。

【0338】ここで、三重項励起子を利用し、外部発光 量子効率を向上させた報告を示す。(T.Tsutsui, C.Adac hi, S.Saito, Photochemical Processes in Organized Molecular Systems, ed.K.Honda, (Elsevier Sci.Pub., Tokyo,1991) p.437.)

【0339】上記の論文により報告されたEL材料(クマリン色素)の分子式を以下に示す。

[0340]

【化1】

[O 3 4 1] (M.A.Baldo, D.F.O'Brien, Y.You, A.Shou stikov, S.Sibley, M.E.Thompson, S.R.Forrest, Nature 395 (1998) p.151.)

【0342】上記の論文により報告されたEL材料(Pt錯体)の分子式を以下に示す。

[0343]

[化2]

[O 3 4 4] (M.A.Baldo, S.Lamansky, P.E.Burrrows, M.E.Thompson, S.R.Forrest, Appl.Phys.Lett.,75 (199 9) p.4.) (T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamu ra,T.Watanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Ma yaguchi, Jpn.Appl.Phys.,38 (12B) (1999) L1502.)

【0345】上記の論文により報告されたEL材料(Ir錯体)の分子式を以下に示す。

[0346]

【化3】

30



【0347】以上のように三重項励起子からの燐光発光を利用できれば原理的には一重項励起子からの蛍光発光を用いる場合より3~4倍の高い外部発光量子効率の実現が可能となる。

【0348】なお、本実施例の構成は、実施例1~実施例9のいずれの構成とも自由に組み合わせて実施することが可能である。

【0349】(実施例11)本実施例では、本発明の発 40 光装置に用いられるTFTとして、活性層に有機半導体 を用いた場合について説明する。なお、以下、活性層に 有機半導体を用いたTFTを、有機TFTと呼ぶ。

【0350】図27(A)に、プレーナー型の有機TFTの断面図を示す。基板8001上にゲート電極8002が形成されている。そしてゲート電極8002を覆って、基板8001上にゲート絶縁膜8003が形成されている。また、ゲート絶縁膜8003上にソース電極8005及びドレイン電極8006が形成されている。さらに、ソース電極8005及びドレイン電極8006を50覆って、ゲート絶縁膜8003上に有機半導体からなる

膜(有機半導体膜)8004が形成されている。

【0351】図27(B)に、逆スタガー型の有機TF Tの断面図を示す。基板8101上にゲート電極810 2が形成されている。そしてゲート電極8102を覆っ て、基板8101上にゲート絶縁膜8103が形成され ている。また、ゲート絶縁膜8103上に有機半導体膜 8104が形成されている。さらに、有機半導体膜81 04上にソース電極8105及びドレイン電極8106 が形成されている。

【0352】図27 (C) に、スタガー型の有機TFT の断面図を示す。基板8201上にソース電極8205 及びドレイン電極8106が形成されている。そしてソ ース電極8205及びドレイン電極8106を覆って、 基板8201上に有機半導体膜8204が形成されてい る。また、有機半導体膜8204上にゲート絶縁膜82 03が形成されている。さらに、ゲート絶縁膜8203 上にゲート電極8202が形成されている。

【0353】有機半導体は高分子系と低分子系に分類さ れる。髙分子系の代表的な材料は、ポリチオフェン、ポ リアセチレン、ポリ(N-メチルピロール)、ポリ(3 ーアルキルチオフェン)、ポリアリレンビニレン等が挙 げられる。

【0354】ポリチオフェンを有する有機半導体膜は、 電界重合法または真空蒸着法で形成することができる。 ポリアセチレンを有する有機半導体膜は、化学重合法ま たは塗布法で形成することができる。ポリ(N-メチル ピロール)を有する有機半導体膜は、化学重合法で形成 することができる。ポリ(3-アルキルチオフェン)を 有する有機半導体膜は、塗布法またはLB法で形成する 体膜は、塗布法で形成することができる。

【0355】また、低分子系の代表的な材料は、クォー タチオフェン、ジメチルクォータチオフェン、ジフタロ シアニン、アントラセン、テトラセン等が挙げられる。 これら低分子系の材料を用いた有機半導体膜は、主に、 蒸着法や、溶剤を用いたキャストによって形成すること ができる。

【0356】本実施例の構成は、実施例1~10の構成 と自由に組み合わせて実施することができる。

【0357】(実施例12)EL素子を用いた発光装置 は自発光型であるため、液晶ディスプレイに比べ、明る い場所での視認性に優れ、視野角が広い。従って、様々 な電子機器の表示部に用いることができる。

【0358】本発明の発光装置を用いた電子機器とし て、ビデオカメラ、デジタルカメラ、ゴーグル型ディス プレイ(ヘッドマウントディスプレイ)、ナビゲーショ ンシステム、音響再生装置(カーオーディオ、オーディ オコンポ等)、ノート型パーソナルコンピュータ、ゲー ム機器、携帯情報端末(モバイルコンピュータ、携帯電 話、携帯型ゲーム機または電子書籍等)、記録媒体を備 50 -2609等を含む。本発明の発光装置は表示部260

えた画像再生装置(具体的にはDigital Versatile Disc (DVD)等の記録媒体を再生し、その画像を表示しう るディスプレイを備えた装置) などが挙げられる。特 に、斜め方向から画面を見る機会が多い携帯情報端末 は、視野角の広さが重要視されるため、発光装置を用い ることが望ましい。それら電子機器の具体例を図24に 示す。

【0359】図24(A)はEL表示装置であり、筐体 2001、支持台2002、表示部2003、スピーカ 10 一部2004、ビデオ入力端子2005等を含む。本発 明の発光装置は表示部2003に用いることができる。 発光装置は自発光型であるためバックライトが必要な く、液晶ディスプレイよりも薄い表示部とすることがで きる。なお、EL表示装置は、パソコン用、TV放送受 信用、広告表示用などの全ての情報表示用表示装置が含 まれる。

【0360】図24(B)はデジタルスチルカメラであ り、本体2101、表示部2102、受像部2103、 操作キー2104、外部接続ポート2105、シャッタ 20 - 2106等を含む。本発明の発光装置は表示部210 2に用いることができる。

【0361】図24(C)はノート型パーソナルコンピ ュータであり、本体2201、筐体2202、表示部2 203、キーボード2204、外部接続ポート220 5、ポインティングマウス2206等を含む。本発明の 発光装置は表示部2203に用いることができる。

【0362】図24(D)はモバイルコンピュータであ り、本体2301、表示部2302、スイッチ230 3、操作キー2304、赤外線ポート2305等を含 ことができる。ポリアリレンビニレンを有する有機半導 30 む。本発明の発光装置は表示部2302に用いることが できる。

> 【0363】図24(E)は記録媒体を備えた携帯型の 画像再生装置(具体的にはDVD再生装置)であり、本 体2401、筐体2402、表示部A2403、表示部 B2404、記録媒体(DVD等)読み込み部240 5、操作キー2406、スピーカー部2407等を含 む。表示部A2403は主として画像情報を表示し、表 示部B2404は主として文字情報を表示するが、本発 明の発光装置はこれら表示部A、B2403、2404 に用いることができる。なお、記録媒体を備えた画像再 生装置には家庭用ゲーム機器なども含まれる。

【0364】図24(F)はゴーグル型ディスプレイ (ヘッドマウントディスプレイ)であり、本体250 1、表示部2502、アーム部2503を含む。本発明 の発光装置は表示部2502に用いることができる。

【0365】図24(G)はビデオカメラであり、本体 2601、表示部2602、筐体2603、外部接続ポ ート2604、リモコン受信部2605、受像部260 6、バッテリー2607、音声入力部2608、操作キ

50

2に用いることができる。

【0366】ここで図24(H)は携帯電話であり、本体2701、筐体2702、表示部2703、音声入力部2704、音声出力部2705、操作キー2706、外部接続ポート2707、アンテナ2708等を含む。本発明の発光装置は表示部2703に用いることができる。なお、表示部2703は黒色の背景に白色の文字を表示することで携帯電話の消費電力を抑えることができる。

49

【0367】なお、将来的にEL材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。

【0368】また、上記電子機器はインターネットやCATV(ケーブルテレビ)などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。EL材料の応答速度は非常に高いため、発光装置は動画表示に好ましい。

【0369】また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。

【0370】以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また、本実施例の電子機器は実施例1~11に示したいずれの構成の発光装置を用いても良い。

#### [0371]


#### 【発明の効果】

【0372】上述した構成によって、本発明の発光装置は温度変化に左右されずに一定の輝度を得ることができる。また、カラー表示において、各色毎に異なるEL材料を有するEL素子を設けた場合でも、温度によって各色のEL素子の輝度がバラバラに変化して所望の色が得られないということを防ぐことができる。


【図面の簡単な説明】


- 【図1】 本発明の発光装置の画素の回路図。
- 【図2】 本発明の発光装置の上面ブロック図。
- 【図3】 書き込み用ゲート信号線と表示用ゲート信号線とに入力される信号のタイミングチャート。
- 【図4】 駆動における画素の概略図。
- 【図5】 書き込み期間と表示期間の出現するタイミングを示す図。
- 【図6】 書き込み用ゲート信号線と表示用ゲート信号線とに入力される信号のタイミングチャート。
- 【図7】 書き込み用ゲート信号線と表示用ゲート信号線とに入力される信号のタイミングチャート。
  - 【図8】 駆動における画素の概略図。
  - 【図9】 書き込み期間と表示期間と非表示期間の出現 するタイミングを示す図。
  - 【図10】 書き込み用ゲート信号線と表示用ゲート信号線とに入力される信号のタイミングチャート。
  - 【図11】 書き込み用ゲート信号線と表示用ゲート信号線とに入力される信号のタイミングチャート。
- 【図12】 書き込み用ゲート信号線と表示用ゲート信 20 号線とに入力される信号のタイミングチャート。
  - 【図13】 書き込み期間と表示期間と非表示期間の出現するタイミングを示す図。
  - 【図14】 書き込み期間と表示期間と非表示期間の出現するタイミングを示す図。
  - 【図15】 書き込み期間と表示期間と非表示期間の出現するタイミングを示す図。
  - 【図16】 ソース信号線駆動回路のブロック図。
  - 【図17】 ソース信号線駆動回路の詳細図。
  - 【図18】 電流設定回路C1の回路図。
- 30 【図19】 ゲート信号線駆動回路のブロック図
  - 【図20】 本発明の発光装置の画素の上面図。
  - 【図21】 本発明の発光装置の作製方法を示す図。
  - 【図22】 本発明の発光装置の作製方法を示す図。
  - 【図23】 本発明の発光装置の作製方法を示す図。
  - 【図24】 本発明の発光装置を用いた電子機器の図。
  - 【図25】 一般的な発光装置の画素の回路図。
  - 【図26】 EL素子の電圧電流特性を示す図。
  - 【図27】 有機半導体を用いたTFTの断面図。


【図5】



【図19】







[図2]

【図3】

/ 103 第2スイッチング 用TFT 102 第1スイッチング 用TFT

CEL)-

(A) 書き込み期間 Ta

Qa1


Qa(j-1)

Qay

Qay

Qb1~Qby

(B) 素を知期 Td



[図4]


(B) 表示期間 Td

Ga1~Gay


Gb1~Gby

ON


(B)表示期間 Td





[図10]




[図6] 【図16】 601 ソース信号線駆動回路 Gal COL CLK, SP 602 シフトレジスタ Digital Vida Signals 603 記憶回路A 804 紀徳回路B Gay 🗫 605 定電流回路 Gb1 **488**8 Gb(j-1) ON ソース信号線へ Gb(j+1) Gby -Td1-First line









【図13】




[図14]




【図15】






[図21]

(A) 島状半導体層。ゲート絶縁膜、ゲート電極用第1·第2の導電膜の形成





【図22】



【図23】

### (A) 第1, 第2の層間絶縁膜, 配線, 因素電極形成





プロントペー	シの続き				
(51) Int.Cl. <sup>7</sup>		識別記号	FΙ		テーマコード(参考)
G O 9 G	3/20	6 4 1	G 0 9 G	3/20	6 4 1 D
					6 4 1 E
		670			6 7 0 L
H O 1 L	21/8238		H 0 1 L	27/08	3 3 1 E
	27/08	3 3 1	H 0 5 B	33/08	

27/092 33/14 A 29/786 H 0 1 L 29/78 6 1 4 H 0 5 B 33/08 27/08 3 2 1 E 33/14 3 2 1 L

F ターム(参考) 3K007 AB02 BA06 CB01 DA01 DB03 EB00 GA04

5CO8O AAO6 BBO5 DDO3 DD2O EE28

FF11 JJ03 JJ04 JJ06

5C094 AA07 AA54 AA55 AA56 BA03

BA27 CA19 CA25 DA09 DA13

DBO1 DBO4 EAO4 EAO5 EA10

FA01 FB01 FB12 FB14 FB15

FB20 GA10 GB10

5FO48 AB10 ACO4 AC10 BA06 BB01

BB09 BB12 BC06 BF02 BF07

5F110 AA23 AA30 BB01 BB13 CC02

CCO3 CCO5 CCO7 DDO2 DD13

DD14 DD15 DD17 EE01 EE02

EEO3 EEO4 EEO6 EEO9 EE14

EE23 EE44 FF02 FF04 FF28

FF30 FF36 GG01 GG02 GG05

GG13 GG25 HJ01 HJ04 HJ12

HJ13 HJ23 HL04 HL06 HL11

HL23 HM15 NNO2 NNO3 NNO4

NN22 NN24 NN27 NN72 PPO3

QQ11 QQ24 QQ25

```
【公報種別】特許法第17条の2の規定による補正の掲載
```

【部門区分】第6部門第2区分

【発行日】平成17年4月28日(2005.4.28)

### 【公開番号】特開2002-221936(P2002-221936A)

【公開日】平成14年8月9日(2002.8.9)

【出願番号】特願2001-316145(P2001-316145)

#### 【国際特許分類第7版】

G	0	9	G	3/30
G	0	9	F	9/30
G	0	9	G	3/20
Н	0	1	L	21/8238
Н	0	1	L	27/08
Н	0	1	L	27/092
Н	0	1	L	29/786
Н	0	5	В	33/08
Н	0	5	В	33/14
F	]			

#### [

F	1							
G	0	9	G	3/30				J
G	0	9	G	3/30				K
G	0	9	F	9/30	3	3	8	
G	0	9	F	9/30	3	6	5	Z
G	0	9	G	3/20	6	2	4	В
G	0	9	G	3/20	6	4	1	D
G	0	9	G	3/20	6	4	1	E
G	0	9	G	3/20	6	7	0	L
Н	0	1	L	27/08	3	3	1	E
Н	0	5	В	33/08				
Н	0	5	В	33/14				Α
Н	0	1	L	29/78	6	1	4	
Н	0	1	L	27/08	3	2	1	E
Н	0	1	L	27/08	3	2	1	L

## 【手続補正書】

【提出日】平成16年6月18日(2004.6.18)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正の内容】

【特許請求の範囲】

## 【請求項1】

第1のTFTと、第2のTFTと、第3のTFTと、第4のTFTと、EL素子と、ソ ース信号線と、電源供給線とが設けられた画素を複数有する発光装置であって、

前記第3のTFT及び前記第4のTFTは、ゲート電極が互いに接続されており、

前記第3のTFTのソース領域とドレイン領域は、一方は前記ソース信号線に、もうー 方は前記第1のTFTのドレイン領域に接続されており、

前記第4のTFTのソース領域とドレイン領域は、一方は前記第1のTFTのドレイン 領域に、もう一方は前記第1のTFTのゲート電極に接続されており、

前記第1のTFTのソース領域は前記電源供給線に接続されており、

前記第2のTFT<u>のソース領域とドレイン領域は、一方は前記第1のTFTのドレイン</u> <u>領域に、もう一方は</u>前記EL素子が有する2つの電極のうちのいずれか一方に接続されて いることを特徴とする発光装置。

#### 【請求項2】

第1のTFTと、第2のTFTと、第3のTFTと、第4のTFTと、EL素子と、ソース信号線と、第1のゲート信号線と、第2のゲート信号線と、電源供給線とが設けられた画素を複数有する発光装置であって、

前記第3のTFT<u>及び</u>前記第4のTFTは、共にゲート電極が前記第1のゲート信号線に接続されており、

前記第3のTFTのソース領域とドレイン領域は、一方は前記ソース信号線に、もう一方は前記第1のTFTのドレイン領域に接続されており、

前記第4のTFTのソース領域とドレイン領域は、一方は前記第1のTFTのドレイン領域に、もう一方は前記第1のTFTのゲート電極に接続されており、

前記第1のTFTのソース領域は前記電源供給線に接続されており、

前記第2のTFT<u>のソース領域とドレイン領域は、一方は前記第1のTFTのドレイン</u> <u>領域に、もう一方は</u>前記EL素子が有する2つの電極のうちのいずれか一方に接続されて おり、

前記第2のTFTのゲート電極は前記第2のゲート信号線に接続されていることを特徴とする発光装置。

#### 【請求項3】

<u>画素部、ソース信号線駆動回路、書き込み用ゲート信号線駆動回路及び表示用ゲート信</u>号線駆動回路を有する発光装置であって、

前記画素部は、第1のTFTと、第2のTFTと、第3のTFTと、第4のTFTと、 EL素子と、ソース信号線と、第1のゲート信号線と、第2のゲート信号線と、電源供給 線とが設けられた画素を複数有しており、

前記第3のTFT及び前記第4のTFTは、共にゲート電極が前記第1のゲート信号線に接続されており、

前記第3のTFTのソース領域とドレイン領域は、一方は前記ソース信号線に、もう一方は前記第1のTFTのドレイン領域に接続されており、

<u>前記第4のTFTのソース領域とドレイン領域は、一方は前記第1のTFTのドレイン</u> 領域に、もう一方は前記第1のTFTのゲート電極に接続されており、

前記第1のTFTのソース領域は前記電源供給線に接続されており、

前記第2のTFTのソース領域とドレイン領域は、一方は前記第1のTFTのドレイン 領域に、もう一方は前記EL素子が有する2つの電極のうちのいずれか一方に接続されて おり、

前記第2のTFTのゲート電極は前記第2のゲート信号線に接続されており、

ソース信号線駆動回路によって、前記ソース信号線に流れる電流の値が定められ、

前記書き込み用ゲート信号線駆動回路によって、前記第1のゲート信号線が選択され、 前記表示用ゲート信号線駆動回路によって、前記第2のゲート信号線が選択されること を特徴とする発光装置。

#### 【請求項4】

請求項1<u>乃至請求項3のいずれか1項</u>において、前記第3のTFT<u>及び</u>前記第4のTF Tの極性が同じであることを特徴とする発光装置。

#### 【請求項5】

<u>請求項1乃至請求項4のいずれか1項に記載の発光装置を用いていることを特徴とする</u> EL表示装置。

#### 【請求項6】

<u>請求項1乃至請求項4のいずれか1項に記載の発光装置を用いていることを特徴とする</u> デジタルスチルカメラ。

#### 【請求項7】

<u>請求項1乃至請求項4のいずれか1項に記載の発光装置を用いていることを特徴とする</u> ノート型パーソナルコンピュータ。

【請求項8】

請求項1乃至請求項4のいずれか1項に記載の発光装置を用いていることを特徴とする モバイルコンピュータ。

【請求項9】

<u>請求項1乃至請求項4のいずれか1項に記載の発光装置を用いていることを特徴とする</u> 画像再生装置。

【請求項10】

<u>請求項1乃至請求項4のいずれか1項に記載の発光装置を用いていることを特徴とするゴーグル型ディスプレイ。</u>

【請求項11】

<u>請求項1乃至請求項4のいずれか1項に記載の発光装置を用いていることを特徴とする</u> ビデオカメラ。

【請求項12】

請求項1乃至請求項4のいずれか1項に記載の発光装置を用いていることを特徴とする携帯電話。

【手続補正2】


【補正対象書類名】図面

【補正対象項目名】図4


【補正方法】変更

【補正の内容】

## [図4]



## (B)表示期間 Td



【手続補正3】

【補正対象書類名】図面


【補正対象項目名】図8

【補正方法】変更


【補正の内容】

## [図8]

# (A)書き込み期間Ta(Ga選択、Gb非選択)



# (B)表示期間Tr(Ga非選択、Gb選択)



## (C)非表示期間Te(Ga非選択、Gb非選択)

